QUARTUSII中VHDL文本输入设计方法实验要求.doc

实验步骤1、编辑输入并存盘VHDL设计文件（1）新建一个文件夹。利用资源管理器新建一个文件夹，如：e : muxfile 。注意：文件夹名不能用中文。（2）输入源程序。FileNew“Device Design Files”“VHDL Files”（。然后在VHDL文本编译窗中键入VHDL程序。（3）文件存盘。选择FileSave As已设立的文件夹e : muxfilemux21a.vhd“否”。存盘文件名应该与实体名一致，即。当出现问句“Do you want to create”时，若选“否”，可按以下的方法进入创建工程流程；若选“是”，则直接进入创建工程流程。2、 创建工程图6.6.36 创建工程mux21a 图6.6.37 将相关文件加入工程 FileNew Preject Wizard“Next” 最上一栏右侧的按钮“”，找到文件夹e : muxfilemux21a.vhd点击“打开”“Next”“AddAll”“Next”“Next”“Cyclone”“Yes”“Next”“Package”：PQFP；“Pin count”：144；“Speed”：8EPIC3T144C8“Next”“Finish” 图6.6.40 选定目标器件3、编译前设置Assignmemts“settings”“Device & Pin Options”GeneralAuto-restart Configuration after error加入JTAG用户编码ConfigurationGeneral Compressed bitstreamsActiveSerialEPCS1Processing“StartCompilation” 图6.6.41 选择配置器件的工作方式 图6.6.42 选择配置器件和编程方式并加5、仿真 （1）打开波形编辑器。FileNew“Other Files”“Vector Waveform File”点击OK，即出现空白的波形编辑器（图6.6.44）。图6.6.43 准备编辑矢量波形文件图6.6.44 波形编辑器（2）设置仿真时间区域。Edit“End Time”“Time”50us点击OK（3）存盘波形文件。File“Save as”，将以名为mux21a.vwf（默认名）的波形文件存入文件夹e:muxfile中。图6.6.45 准备向波形编辑器输入信号节点（4）输入信号节点。View“Utility Windows”“Node Finder” FilterPins : all“List”，用鼠标将端口引脚a、b、s、y都拖到波形编辑窗，点击波形窗左侧的全屏显示钮，使全屏显示，并点击放大缩小钮后，用鼠标在波形编辑区域左键单击或右键单击，使仿真坐标处于适当位置。（5）编辑输入波形。点击端口信号a，使之变蓝色，再选择菜单EditValueClock选项，在弹出的Clock窗中设置CLK的周期为3us；所示的Clock窗中的“Duty cycle”是占空比，可选50，即50%占空比；同样方法设置端口信号b的周期为6us，设置s为高电平或低电平，如图6.6.46所示。再保存文件。图6.6.46 编辑输入波形（6）启动仿真器。Processing“Start Simulation”，直到出现“Simulation was su74essful”，仿真结束。（7）观察仿真结果。仿真波形文件“Simulation Report”通常会自动弹出（图6.6.47）。注意，QuartusII的仿真波形文件中，波形编辑文件（*.vwf）与波形仿真报告文件（Simulation Report）是分开的，而MaxplusII的编辑与仿真报告波形是合二为一的。如果在启动仿真（ProcessingRun Simulation）后，并没有出现仿真完成后的波形图，而是出现文字“Cant open Simulation Report Window”，但报告仿真成功，则可自己打开仿真波形报告，选择：ProcessingSimulation Report。图6.6.47 仿真波形输出6、引脚锁定、下载与硬件测试图6.6.48 Assignment Editor 编辑器为了能对选择器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上。在此选择GW48-SOPC系统的电路模式No.5，用键1（K1）控制信号s；a、b分别接clock5和clock0；输出信号y接扬声器spker。根据上面确定的实验模式锁定选择器在目标芯片中的具体引脚。SOPC/DSP适配板的引脚情况，通过查阅6.4.1.6节的图6.4.22和6.6.1.3节的芯片引脚对照表来确定。（1）引脚锁定图6.6.49 引脚锁定打开mux21a工程（如果刚打开QuartusII，应选择菜单FileOpen Preject项，并点击工程文件mux21a），在菜单Assignments中，选Assignments Editor项，弹出的对话框如图6.6.48所示，先选中右上方的“Pin”，再双击下方最左拦的New，将弹出信号名拦，选择信号a，再双击其右侧栏，对应的New，选中需要的引脚名（如PIN_125），依此类推，锁定所有其他三个引脚（图6.6.49）。最后点击存盘。关闭对话框。引脚锁定后，必须再编译一次（ProcessingStart Compilation），将引脚锁定信息编译进下载文件中。（2）选择编程器在图6.6.50所示的编程窗中，选“Hardware Setup”钮可设置下载接口方式，这里选择ByteBlaster MVLPT1。方法是在菜单Tool中选择Programmer，弹出图6.6.50所示的编程窗。点击编程窗上的“Hardware Setup”钮，即弹出“Hardware Setup”对话框，如图6.6.51所示；选择此框的“Hardware settings”页，再双击此页中的选项“ByteBlasterMV”或“ByteBlasterII”之后，点击“Close” 钮，关闭对话框即可。这时应该在编程窗右上显示出编程方式：ByteBlasterMVLPT1或ByteBlasterIILPT1，如图6.6.52。如果打开图6.6.51所示的窗口内“Current selected”右侧显示No Hardware，则必须加入下载方式。即点击Add Hardware按钮，在弹出的窗口中点击OK（图6.6.51），再在图6.6.52所示的窗口中双击ByteBlaterMV，使“Current selected”右侧显示ByteBlasterMVLPT1。（3）选择编程模式及配置并进行编程图6.6.50 编程窗为了将编译产生的下载文件配置进FPGA中进行测试，要将系统连接好，上电，然后在图6.6.50所示的编程窗中，在Mode栏中有三种编程模式可以选择，JTAG、Passive Serial和Active Serial。选JTAG，点击左侧打开文件标符，选择配置文件mux21a.sof，最后点击下载标符。当“Progress”显示出100%，以及在底部的处理栏中出现“Configuration Su74eeded”时，表示编程成功。图6.6.51 加入编程方式图6.6.52 双击选中的编程方式名（4）硬件测试下载后，选实验电路模式“NO.5”，用短路帽设定clock5和clock0的频率分别为1024Hz和256Hz。当用键1输入高电平时，扬声器发出256Hz低频声，当用键1输入低电平时，扬声器发出1024Hz高频声。实验提示以下是部分参考程序：ENTITY mux21a ISPORT ( a, b, s: IN BIT;y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGINPROCESS (a,b,s)BEGINIF s = 0 THENy = a ; ELSEy = b ;END IF;END PROCESS;END ARCHITECTURE one ;预习要求做好实验预习，重点复