TPC软判决译码的FPGA实现开题报告.doc_第1页
TPC软判决译码的FPGA实现开题报告.doc_第2页
TPC软判决译码的FPGA实现开题报告.doc_第3页
TPC软判决译码的FPGA实现开题报告.doc_第4页
TPC软判决译码的FPGA实现开题报告.doc_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

毕业设计(论文)开题报告题 目:TPC软判决译码的FPGA实现专 业 通信工程 学 生 学 号 班 号 指导教师 日 期 2015年10月28日 1课题背景及研究的目的和意义1.1课题背景通信系统的可靠性问题一直是通信领域中无法回避的问题。由于信息在传输过程中存在噪声与干扰,接收到的信息会出现误码。为了解决这个问题,增加通信系统的可靠性,信源产生的信息经过信源编码后首先要经过信道编码使信息具有纠检错能力,再通过调制发送出去。应用信道编码技术,可以大大降低误码率,以满足通信的基本要求。通常来讲,信道编码是在信息位中添加一些与信息位具有强相关性的冗余位,令接收端可以通过这些冗余信息检验接收到的信息是否出错,甚至纠正部分或全部错误(即上文所说的纠检错能力)。显然,这个过程是以降低信息传输速率为代价换取误码率的降低。所以信道编码研究的目标是尽可能提高编码效率(即用最小的代价换取最大的增益),同时希望编码的复杂度尽量减小。这一方面是出于现有实现这些编码技术的能力的考虑,另一方面希望信道编码和解码所造成的延时尽量小,以适应对延时要求苛刻的通信系统。在半多个世纪的研究中,不断有高效的信道编码被发现。1993年Berrou发现的Turbo码不但在抵御加性高斯白噪声方面性能优越,而且具有很强的抗衰落、抗干扰和抗突发错误能力,其纠错性能接近极限。但是码交织器延时大,译码复杂度高,不适合并行处理。随着移动通信传输速率的提高,Turbo码译码延时达不到实时传输的要求,因此很难应用于高速通信系统,也限制了其在新一代通信系统中的应用。Turbo乘积码(即TPC码)在译码性能上接近Turbo码,具有较高的编码效率,同时Turbo乘积码译码算法复杂度更低。因此,一般认为,TPC码较Turbo码有着更为广泛的应用前景。目前,TPC码已成为IEEE 802.16无线城域网的前向纠错码选项。可以预见未来在移动通信领域和深空通信领域TPC码必然会被广泛应用。而实现高速可靠的TPC译码算法是上述各种应用前提。但TPC译码算法硬件实现复杂。从理论到应用仍有很长的路要走。FPGA即现场可编程门阵列,有巨大的门电路数量同时又有优秀的可编程能力。尤其适用于各种复杂算法的硬件实现。是理论算法到可工程应用的专用集成电路之间的桥梁。因此研究TPC译码算法的FPGA实现是把TPC编码应用到实际工程中不可或缺的一环。1.2研究的目的和意义TPC硬判决译码算法有永久错误图样,导致纠错能力下降,无法发挥TPC码的优越性能。本课题,主要针对这一问题,开展TPC码的软判决译码算法的研究,利用软输入提供的更多信道信息和迭代算法使译码性能逼近最大似然算法,大幅度改善TPC译码性能。并利用FPGA实现快速可靠的TPC编译码算法。这对把TPC编码应用到实际工程中有重大意义。2TPC编码与译码的研究现状及分析2.1TPC编码现状及分析乘积的构造方法有Elais在1954年首次提出。与传统的一维前向纠错码不同,TPC码是由两个或多个短分组码构成的长分组码的乘积码。TPC码可由下面的方法获得:首先将信息位排列为k1k2的阵列,利用参数为(n1,k1,r1)的线性分组码C1对阵列的每一行进行编码,在利用参数为(n2,k2,r2)的线性分组码C2对阵列的每一列进行编码。由此可由得到n1行n2列的乘积码C=C1C2,如图1所示。图1 TPC编码乘积码主要参数:码长:n=n1n2信息位长度:k=k1k2码率:R=R1R2最小汉明距离:dmin=dmin1dmin2TPC编码也可以扩展到三维及多维。可按子码种类不同,分为RS乘积码,BCH乘积码,奇偶校验乘积码及扩展汉明乘积码。由于其在编码构造上具有很强灵活性,它的编码效率和复杂度都非常灵活。32.2 TPC译码现状及分析在1993年Turbo码提出之前TPC译码都采用硬判决方式。硬判决是指按照二进制符号0和1两个值来严格判决运算。1.硬判决出译码算法硬输入硬输出判决流程图如下:图2 硬输入输出TPC译码原理这种判决方法简单,复杂度低,但性能并不理想。假设TPC码的行列都用(7,4)汉明编码,则编码后最小汉明码距dmin= dmin1dmin2=33=9。理论上可以纠正任意4个错误。但如果这四个错误其中的两个出现在同一行或列上(如下图所示情况)时,用这种译码方法错误无法纠正。图3 非迭代硬判决错误图样硬输入硬输出判决也可采用迭代算法,其流程图如下:图4 迭代硬判决原理采用迭代算法后,图3所示错误图样可用此译码算法纠错,但仍可能存在永久错误图样(即无论迭代多少次都无法纠正的错误图样),还以(7,4)汉明码为例,如下图所示错误图样即为永久错误图样:图5 迭代硬判决译码永久错误图样2.软判决译码:1993年,Turbo码提出之后,人们将Chase算法的基础上提出了线性分组码的软输入软输出算法。并将迭代的方式应用于乘积码(即TPC码)。软判决是指输入或输出的信息可以是实数也可以是Q电平量化后的数。在复杂度上比硬判决更加复杂,但3dB以上的误码率性能改善令软判决译码算法更具优势。软判决译码算法较多。比较常见的算法是ChaseII算法。ChaseII算法的原理如下。假设在二元信道中发送码C=(c1,c2,cn),经过加性高斯白噪声信道后接受的码字R=(r1,r2,rn)可以表示为R=C+N。N是标准差为的高斯白噪声。显然,当信噪比比较高是,产生的码字以极高的概率落于以Y为中心(-1)为半径的球内的点中。其中Y是接收信号的初步硬判决值。因此,比较球内所有点与R的欧氏距离,距离最小的码就是最有可能正确的发送码字。3研究内容及拟解决的关键问题3.1研究内容此课题要用ChaseII算法硬件实现TPC软判决译码算。具体工作可大致分为3个部分:(1) 理论算法分析:着重研究ChaseII算法和最大似然译码算法的性能上的差异。探究如何让ChaseII算法在保证复杂度要求的情况下,使其性能尽可能逼近最大似然译码。(2) MATLAB仿真研究用MATLAB仿真硬件实现的具体流程。主要包含TPC子码译码器(BCH和RS码译码器)的仿真,外信息生成算法仿真,ChaseII算法迭代流程的仿真和交织解交织仿真。(3) FPGA硬件实现包括各部分硬件选择,硬件调试,接口确定,和译码算法的硬件描述语言编写、编译、运行,实际调试,性能测试等。3.2拟解决的关键问题利用ChaseII算法硬件实现TPC软判决译码。使判决结果尽可能接近最大似然译码结果。当错误数量小于TPC码纠错能力时可将错误纠正,还原发送信息。4. 拟采取的研究方法和技术路线、进度安排、预期达到的目标4.1拟采取的研究方法和技术路线用理论和仿真指导译码算法的硬件实现。首先理论计算CHASE算法不同条件下的性能和复杂度。然后用MATLAB仿真验证理论是否正确可行。最后敲定所需的FPGA芯片,及需要的外围配套器件,并用硬件开发语言编写之前的算法,完成算法的硬件实现。整体流程图如下:Chase算法理论分析MATLAB仿真FPGA型号及周边电路的确定顶层实体功能的确定及划分各功能模块FPGA硬件实现各模块程序的编写及调试综合调试其中MATLAB仿真具体流程如下:具体流程如下:(1)硬判决,将接受数据r进行硬判决解调得到C0;(2)确定最低置信度位置,将接收数据取绝对值,搜索n个接收符号,获得P个具有最小置信度的位置P1至Pp;(3)建立测试码字集合,以硬判决码字C0为中心,遍历P个最不可靠位置上所有0、1组合,生成2个测试码字并组成测试集合TSet;(4)对测试集合TSet硬判决译码构成有效码字集合DSet。(5)使用DSet中与r欧式距离最小的码字作为最优译码D。(6)找到D的第i位竞争码字C,并计算外信息量。(7)将外信息量与D相加,最为下一次迭代软输入信息重复上述过程。TPC译码器基本单元结构如下图所示:TPC译码器的基本单元结构MATLAB仿真simulink原理图如下:仿真原理图4.2进度安排预计毕业设计共分三个阶段:第一阶段:2015年11月至2015年12月。研究TPC各种字码译码算法,及ChaseII算法的性能研究。第二阶段: 2015年12月至2016年1月。MATLAB仿真软判决译码算法的整体流程。具体包括子码译码器,交织器,迭代算法仿真,外生成信息算法仿真。第三阶段: 2016年1月至2016年5月。硬件编程,调试及测试。4.3预期达到的目标硬件实现TPC软判决译码,并且在保证性能的情况下尽可能提高运算效率,减小译码时延。5课题已具备和所需的条件所在课题组已经完成TPC硬判决译码的硬件实现,有研究基础。哈工大,南理工,北理工的硕士都有做过类似方向的研究,有参考价值。课题需FPGA芯片及配套硬件、软件。6研究过程中可能遇到的困难和问题,解决的措施本课题最大难点在于硬件实现。FPGA不支持浮点数运算,而软输入软输出译码算法存在大量小数运算。这会带来量化误差。误差有可能积累到不能容忍的程度。这个问题至少有三种解决方案:1) 增加量化精度;2) 自定义浮点数除法模块;3) 在判决之前以分数方式存储小数以保证精度。同时,算法要缓存大量数据,如果将数据全部缓存在FPGA内部会大量消耗FPGA门电路资源,甚至令编译无法通过。解决方案:用Flash做外部存储器,将大量数据存储在外部存储器中。另外,迭代过程列译码器的输入时行译码器的输出,这样列译码器就必须在行译码器工作完成之后工作。译码速度下降。无法实现快速译码。解决方案:采取并行译码方式,将上一次迭代的行译码器输出作为此次列译码器的输入,两个译码器同时工作,极大节省译码时间。参考文献1Berrou, C, Glavieux, A. Near optimum error correcting coding and decoding:turbo-codesJ. IEEE Transactions on Communications, ISSN 0090-6778, 1996, 44(10): 1261-12712Anonymous. Option N V; Option Adds Unlimited Connection to Telenors Mobile Broadband ServiceJ. Computers, Networks & Commun

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论