多通道海量数据记录系统设计.doc

多通道海量数据记录系统设计 第l章绪论第l章绪论11立题背景及意义在海洋开发领域，由于水下的特殊环境，在利用水声信号进行实时算法实现时，准确可靠的原始信号数据作为事后处理的唯一数据，对算法的改进有很重要的作用；在对水声设备进行测试时也需要有准确的数据进行事后处理，依据处理结果对设备进行调整和改进。 数据记录系统作为水声工程的一种辅助设备越来越受到重视，但由于水声设备多工作于水下，规模不宜过大等原因，水声信号的实时存储技术一直是水下声数据记录的难点。 同时，随着经济发展和国防建设的需要，对于水声设备的性能要求越来越高，这就需要在很多不同环境下对水声设备进行大量实验来检测其性能，而且随着现代水声信号处理技术的发展和声呐性能的不断提高，水下信号的水听器阵规模越来越大，阵元数目越来越多，甚至要求上千阵元同步采集数据川，所以大容量就成了数据记录系统的一个硬性指标；另一方面，当采样路数达到一定数目时，为实现对水声数据的实时存储，数据存储速度也成为了水下数据记录系统的一个瓶颈；再者，由于水下环境的不同和所使用设备的差异，对数据的采集和存储方法也不相同，同时由于使用设备的差异带来的操作环境也不同，不具有统一性。 综合以上，所以就需要有一套适合不同环境而且操作简便、速度快、容量大的数据存储系统来达到这个要求。 论文就是围绕着设计实现出一套适用于不同试验环境下的大容量实时数据记录系统展开的。 12数据记录系统国内外发展状况121数据记录系统存储介质发展数据记录系统用到的介质主要有几种记录纸、磁带机、光盘、用FLASH或专门的存储芯片做存储、基于固定接口协议的便携设备存储。 做为早期传统的水文数据记录方式，记录纸又分为两种画线模拟记录、数字穿孔记录。 这种传统记录方式可以大大减轻观测人员的记录任务，但也存在换纸和后续处理的问题，因为记录纸带上的数据必须要通过专用的读出设备或靠专门人员才能录入到计算机中口1。 高速磁带机技术因其可以直接记录模拟信号，能够无失真的存储数据的优点，在数据存储备份系统中占据了很大的比例，而且它的容量大、读写速度快、控制简单。 目前主流的磁带机能够实现几十兆字节每秒的存储速率。 但使用磁带机也有几个缺点机械哈尔滨工程大学硕士学位论文故障可能带来的磁带机备份失败；只能顺序读写导致的访问速度慢等等p1。 光盘作为存储介质具有体积下、容量大的优势，但它本身不能去存储海量数据，一般选用光盘库去做海量数据的存储。 当用光盘库去存储数据时就需要自动更换光盘的机器来实现自动记录数据，这就严重限制了光盘库存取数据的速度，只有几兆字节每秒p1。 在20世纪80年代，国内外水文仪器研制部门开发研制了智能的水下数据半导体固态存储仪器，它的原理就是在单片机的控制下通过定时或自动模式采集水下信号并将采集得到的瞬时数据和相应的时间信息以一定的数据格式存储在固态存储器的相应单元中口1。 一般的外部存储器选择FLASH、EPROM、EEPROM等存储芯片。 但这种方法也有两个弊端受存储芯片容量的限制、对存储芯片的操作比较麻烦。 相对于以上几种，基于固定接口协议的便携设备存储技术变得越来越成熟，比如优盘、移动硬盘等。 其中硬盘作为存储载体有更高的性价比，它的容量可以根据需要做任意改变，而且有很成熟的外接接口，如USB、SATA、IDE等，这些接口都是很成熟的接口，开发很方便，而且速度快，工作稳定。 几种存储介质的存储特点比较如表11p1表11几类存储介质的比较存储介质介质优点介质缺点存取速度记录纸可减轻观测人员任务换纸和后续处理不方便慢磁带机容量大，保存时间长定位数据时间长，访问速度慢快光盘库容量大，使用方便换盘时间长，存取速度慢慢FLASH或专门的存储存储稳定性好，速度快受存储芯片容量限制，操作也比较麻快芯片烦，开发不方便基于固定接口协议的存储稳定性好，速度快，对数据传输接口的开发有时会增加快便携设备开放方便工作量122数据记录系统发展对比国内高速数据记录系统的发展，普遍是对水上环境的高速数据存储，而且就存储速度而言，也已经达到了很高的存储速率。 其中，装备指挥技术学院电子工程系设计了一种专用高速硬盘存储设备，它脱离了微机平台，用DSP结合SCSI协议控制芯片将实时高速数据送入SCSI硬盘中，实现了持续存盘速率大于35MBsH“副盯1；国防科技大学电子科技学院设计了一种基于数据采集卡、SCSI适配器和SCSI硬盘的数据存储设备，实现了高达40Mbs的海量数据实时采集和存储口“31；中科院长春光机所在引入磁盘阵列技术的基础上开发的基于SCSI总线的实时高速数据存储技术，利用SCSI协议芯片FAS466实现SCSI总线存储，实时数据存储速度达到了100MBs以上【卅p1。 对比国外针对硬盘的存储，基于磁盘阵列技术的磁盘阵列机可以达到5098MBs的速度瞄71基于廉2第l章绪论价磁盘并行阵列技术的存储设备可达到500MBs的速度拉“。 上述提到的关于存储介质和水上环境的几种高速数据存储系统都体现了数据存储系统的发展。 对比上述几种高速数据记录系统，都是针对水上环境的数据存储，而且存储介质都是硬盘，因为在固态存储芯片的成本没降下来之前，只有硬盘的存储容量和存储速度能满足高速海量的数据存储。 当环境涉及到水下时，由于水下环境的特殊性，现在的水下数据记录很少用到硬盘，所以在水下数据的存储系统中引入硬盘作为存储介质是很有必要和很合理的。 123嵌入式系统数据存储技术的研究根据IEEE的定义，嵌入式系统是“控制、监视或者辅助设备、机器和车间运行的装置”捧1。 而现在国内一个普遍被认同的定义是以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。 近年来嵌入式系统发展很迅速，在很多行业都有重要应用。 在数据存储方面嵌入式也有着很广泛的用途，比如利用嵌入式芯片扩展各种Fl ash芯片、SD卡等用于数据的存储p5391，利用ARM核的嵌入式技术和NAND Flash结合的多通道数据记录系统口61，利用FPGA和SDRAM存储芯片实现的海量存储系统p们，另外还可通过AI己M核的嵌入式技术开发的具有NAND Flash、SD卡和USB接口多功能的数据记录系统1等等。 如果利用嵌入式进行本地存储，受存储芯片或SD卡容量的限制，数据的存储空间是有限的；如果进行远距离的数据传输，存储空问虽然没限制，但又受传输距离、信道干扰等各种因素限制。 而对于水下设备，由于工作环境具有不稳定、距离远的特点，一般采取本地存储数据然后上传的方式。 但如果需要长时间采集和记录数据时，对存储容量和存储速度都有较高要求，目前最常用的就是采用USB协议的移动存储设备。 现在成熟稳定的USB20协议的数据传输速率可达480Mbsp6“291，具有低成本、低功耗、即插即用的特点，而且可以直接和PC机的USB相连，方便把数据从移动存储介质中传到PC机上。 13论文设计方案在操作方面，考虑到是对多接口、多任务管理的操作，所以采用嵌入式系统解决；在存储速度方面考虑到最近几年DSP技术的发展口71，信号处理速度的大幅提高，所以采用DSP对数据进行采集和记录；为满足容量大且稳定的存储要求，在对机械硬盘和固态硬盘进行对比测试后口”，选择固态硬盘作为数据存储的介质不但速度快而且稳定。 本论文就是基于0MAPL137实现的对多通道海量数据采集记录系统，其中OMAPL137内部集成了C674x浮点DSP内核与ARM9内核。 其中ARM可通过RS232接口传输各种控制信息，DSP可通过12C总线控制各种底层芯片的工作状态，1哈尔滨工程大学硕士学位论文0MAPL137上还附带有USB接口，支持硬盘的即插即用功能，可以用AI蝴直接控制硬盘进行数据的读写，操作很方便。 131设计思路论文设计实现的数据记录系统前端有9路信号，根据信号频率的不同将接入的信号经过两种模数转换芯片。 为实现多路数据的实时存储，将采集到的数据接入FPGA进行数据流转换然后传给DSP实现数据的采集。 存储部分由DSP与AI蝴共同负责DsP主要负责数据的接收，把采集到的数据通过EDMA接口存入内存中；A蹦主要作控制作用，并开发了网口、USB等设备接口，可以通过网口与PC机相连实现对系统的远程操作，控制把内存中的数据通过USB协议存入USB存储设备中。 DSP与ARM二者之间靠中断的方式进行通信。 引入FPGA的作用一是控制AD芯片的工作时序，保证数据的采集；二是实现多路数据流的缓存和转换，以实现实时存储；三是可以根据需要产生系统同步，保证算法的精确性。 132设计特点本论文设计实现的数据记录系统具有以下特点1)两种操作方式通过网络接口连接网线实现PC机直接操控；通过无线局域网和水声设备实现水下远程操控；2)容量可变存储设备通过USB接口将数据存储在固态硬盘中，硬盘的容量可随数据量的多少进行更改，存储介质切换方便；3)多通道数据实时存储实现对9路不同频率的信号进行采集并将采集到的原始数据以文件的形式存在硬盘中。 133设计指标本论文设计实现的数据记录系统的技术指标如下通道数6路低频通道，3路高频通道；采样频率低频通道采样率100kHz，高频通道采样率200kHz。 采样率可调；数据精度16bi t；存储速率最高存储速率可达10MBs；存储容量64G，容量可变；误码率10。 6；电噪声1mV。 14论文研究章节安排本论文主要设计完成了一套多通道海量数据记录系统，章节安排如下4第1章绪论第一章，绪论。 概述了论文的研究背景和意义，然后回顾了数据记录系统的发展状况，最后在研究了基于嵌入式的数据记录系统的发展后，提出了本论文的设计方案，给出了设计思路、设计特点和主要的设计指标。 第二章，多通道海量数据记录系统硬件设计。 详细介绍了该数据记录系统的硬件设计。 首先给出整体构架，然后从器件的选取、模数转换电路设计、FPGA外围电路设计、核心板外围电路设计、系统供电电路设计几个部分进行了详细的介绍。 第三章，多通道海量数据记录系统软件设计。 详细介绍了该数数据记录系统的软件设计。 先从整体上给出软件的程序设计流程图，然后按功能对系统进行分模块设计，并详细介绍了各分模块的软件设计流程。 第四章，多通道海量数据记录系统测试与验证。 在完成上面的硬件和软件设计后，对整个系统进行功能和指标测试。 首先进行了各模块的功能测试，然后对系统进行联调并对数据进行分析，实现了设计指标。 最后对系统进行了湖试验证。 5哈尔滨工程大学硕士学位论文第2章多通道海量数据记录系统硬件设计21系统总体设计概述论文研究的目的是设计一个多通道海量数据记录系统用来采集并存储声原始数据，所用的平台是基于OMAPL137为核心的开发板，数据记录系统硬件结构框图如图21图21系统硬件总体框图本设计中由于前端信号的频率不同，对其采样的AD芯片的采样率也不同，所以在前端选择了两种AD芯片。 FPGA主要是扩展OMAP的接口能力，在一端通过模拟六路多通道音频缓冲串口McASP(Mul tich锄el Audio Serial Pon)的时钟让前端的AD芯片正常工作，同时把得到的多路数据进行实时的打包传输，在另一端通过模拟一路多通道音频缓冲串口把得到的数据传给OMAP，实现数据的存储；另一方面和高精度晶振合作产生同步脉冲，并根据GPS的秒脉冲进行误差纠正，然后传给声学信号处理平台来保证系统之间的同步。 22核心器件选型本设计选用的核心平台是TI公司的融合了AI之M926EJS处理器与TMS320C674x浮点信号处理器的OMAPL137芯片，片上含有PLL单元，可调节核心处理器的工作频率，最高可达300MHz。 它还有很丰富的外设接口，包括三个UART接口、两个USB接口、两个SPI接口、两个，2C接口、三个McASP接口、一个IWII接口、一个MMCSD接口、多个GPIo块接口。 oMAPL137的内部功能框图如图22所剥916第2章多通道海量数据记录系统硬件设计图22OMAPL137的内部功能框图为减少开发难度，选择了市面上现有的瑞泰公司制作的以OMAPL137为主处理器的最小系统板，该系统板上面通过EMIFA总线扩展了64M的NAND FLASH用来存储核心处理器开机初始化时所需的代码，通过EMIFB总线扩展了64M的SDR AM用来充当AI洲核移植入的Li nux操作系统的内存，同时还将大部分的外围接口引出，方便了二次开发。 下面图23给出了以OMAPL137为主处理器的最小系统板结构框图。 7哈尔滨工程大学硕士学位论文源不够就无法完成设计任务导致设计失败；选择资源过大的FPGA又会造成资源浪费，而且还会增加系统的功耗。 考虑到本设计中FPGA不需要实现复杂的算法，因此不用选用有大量逻辑单元的FPGA。 首先为了满足和DSP之间的复杂通信和控制AD芯片采集数据，应选择Io资源较多的芯片，再者由于要在FPGA内部建立缓存空间FIFO来实现数据流的缓存与多路转换，因此要有足够的片上删资源。 综合以上因素，本设计采用了一片Al tera公司的Cycl one系列的FPGA芯片EPl C6T144。 下面表21对Cycl one系列的FPGA芯片内部资源进行了对比?表21CyCl one系列的FPGA芯片内部资源对比表特性EPl C3EPl C4EPl C6EPl Cl2EPl C20逻辑单元数量29104000598012060xx0M4K RAM块(128+36位)1317205264总的RAM位599047833692160239616294912锁相环数量12222最大可用IO管脚数10430118524930123模数转换电路设计231模数转换电路芯片选择根据信号的构成，前端模拟信号中含有6路低频信号、3路高频信号。 针对低频信号，可以选择6路单通道的模数转换芯片，但这样不但会增加开发成本，在设计PCB时也会降低设计空间的利用率；如果选用含有6通道的单片模数转换芯片，开发成本和开发难度都会大大增加，所以选择了三片双通道的模数转换芯片T【320AIC3254来实现低频信号的模数转换。 针对高频信号，由于最高频率可到85kHz，必须选用采样率较高的AD芯片，通过对比多种AD芯片的工作模式H叫和性价比，决定选用TI公司生产的ADS8319来实现高频信号的模数转换。 232TLV320AIC3254工作电路设计本设计中采用的低频模数转换芯片是TI公司生产的专门用来处理音频信号的cODEC芯片TLV320AIC3254，该芯片内部特性如下u11内部含有两个可编程控制的mi niDSP核；含有参数化信号处理模块可实现AD和DA两种功能；模拟电压15V-195V，数字电压126V-195V，数字I0电压11v36V。 由于所需电压值较多，编解码器内部采用了集成电源管理；使用PowerT嘶e1M技术大大降低芯片功耗，以48kHz回放时最低功耗41mWR第2章多通道海量数据记录系统硬件设计以48kHz采集时最低功耗61mW含有PLL寄存器，可方便控制芯片采样率；提供6个音频输入通道(分左右通道，支持单端或差分输入)和1个数字输出通道(DOUT)来实现数据的模数转换；提供1个数字输入通道(DIN)和两个模拟输出通道(LOL、LOR)来实现数据的数模转换。 在控制方面AIC3254芯片内部含有2C和SPI两种控制总线，支持，2C和SPI总线通信，二者之间是通过SPI SELECT管脚进行选择的(SPI SELECT为高时选择SPI模式，为低时选择，2C模式)。 由于，2C总线开发的简单性和有效性，设计中选用，2C总线对AIC3254进行配置。 ，2C总线(InterICBUS)是一种由Phi l l ips公司开发的两线式串行总线，用于连接微控制器及其外围设备，包括两条总线串行数据线SDA、串行时钟线SCL，传输三种类型的信号开始信号、结束信号和应答信号。 可发送和接收数据，在IC与IC之间进行双向传送，标准速率100kbi ts，最高速率400kbi ts。 设计时所有，2C器件都并联在这条总线上，每个器件都有一个唯一的，2C地址习。 ，2C总线上的设备连接图如图24串行时钟线串行数据线图24，2C总线上的设备连接图，2C总线理论上可以允许的最大设备数是以总线上所有器件的电容总和不超过400pF为限，要进行通信时总线上的所有器件依靠SDA发送的地址信号寻址，主设备会通过设定地址来选择要进行通信的从设备”21。 在设计时OMAP的DSP核做为主设备控制从设备触C3254的初始化和工作情况。 而由于AIC3254的，2C地址是0x18，所以如果用3片AIC3254的话，初始化芯片时，2C总线就会有冲突，为了解决这个问题，设计时又选用了一片数字开关芯片PCA9546，该芯片是由，2C总线控制的4通道数字开关芯片，通过总线向内部寄存器中写入不同的数据就能实现，2c总线和各个通道之间的切换。 PCA9546的，2C地址是由芯片上的三个地址引脚决定的，设计中为避免J2C地址的冲突，使用的地址是0x70，其内部控制寄存器的含义如图25”9哈尔滨工程大学硕士学位论文通道选择位广_I76S4321O图25PCA9546内部控制寄存器设计时通过，2C总线向该寄存器中写入设定的值来实现，2C总线和各个通道之间的切换当BO位是1时，选通通道O；当B1位是1时，选通通道1；当B2位是1时，选通通道2；当B3位是1时，选通通道3。 通过PCA9546的引入，解决了初始化AIC3254时会出现的总线冲突问题。 PCA9546的设计电路图如图26所示A3v3图26PCA9546设计电路原理图在数据接口方面，AIC3254使用的音频串行数据总线，有四种工作模式左右对齐模式、12S模式、DSP模式、TDM模式。 工作模式之间的切换是通过改变内部相应寄存器的值来实现的。 音频串行数据总线是有三条信号线构成的字时钟信号线WCLK用来提供字数据转换的时钟，相当于AD芯片的采样率；位时钟信号线BCLK用来提供数据转换时需要的时钟和数据传出时的时钟；数据信号线DOUT用来输出AD转换完后的数据。 其中时钟信号wCLK、BCLK有两个当这两个管脚作为输入状态时是外部输入给AIC3254芯片的时钟信号；当这两个管脚作为输出状态时是AIC3254芯片内部的锁相环输出。 除此以外，AIC3254如果想正常工作还需要一个外接主时钟来驱动其内部各模块，即MCLK。 MCLK时钟接入后先驱动芯片内部的锁相环PLL，经过锁相环的倍频和分频后产生芯片工作所需的内部主时钟CODEC CLKIN，然后再产生10O，23；leeeennnnnnnnaaaahhhhCCCC第2章多通道海量数据记录系统硬件设计AD转换需要的模块时钟和采样时钟，这两个时钟的产生公式如FII”删一删=半(其中R、J、D、P通过设置芯片内部寄存器来实现)彳Dc脚以K呈尝姿刍黑，产生AD转换的内部模块时钟；一一4DC幽DC彳Dc殿i娶丝答寻呈黑，产生AD转换的采样时钟；一MDC幽DC么鲫(其中NADC、MADC、AOSR通过设置芯片内部寄存器来实现)。 从以卜公式可以看出。 该芯片可以根椐需兽自南配詈AD的采样塞汶也诈县本设计选用该AD芯片的原因。 TLV320AIC3254设计电路原理图如图27I，?826翱丰警等喜630I上29|l c32=13悄l L籼竺层1415燃溅28*RBCL lC34047u20擀赢17一I2l恕-L祗7RECR lC3|047u l肺-R1菌18Il a612|CI脓Ol2马加uFSR034Ij ol0523A歉K太l22CPU RBErn3l25l OA配鼬nJ279Al(s(、，lIl卜ILVj ZUALj254图27TLV320AIC3254设计电路原理图233ADS8319工作电路设计ADS8319是TI公司生产的一款采用逐次比较型，基于串行接口的高采样率微功耗模数转换芯片，最高采样率可达500kHz，支持外部参考电压输入。 该芯片有以下特性【141最高采样率500kHz，外部可调节采样分辨率16位；全速时具有零延时；单端输入，支持输入范围OVVrefo Vref为外部输入的模数转换时的参考电压，范围225V55V；低功耗，在500k采样情况下功耗仅为18mW；100k采样时为36mW；在Po、ver-Down模式下只有025“形；11哈尔滨工程大学硕士学位论文使用SPI兼容的串行接口，方便多个器件的级联使用；使用忙闲指示，方便和主机之间的同步数据传输；传输噪声很低，全速采样时只有O5LSB。 ADS8319共有四种工作模式3线CS模式无忙闲指示；3线傩模式有忙闲指示；4线CS模式无忙闲指示；4线凹模式有忙闲指示。 本设计中AD后端加了FPGA做数据的缓存，AD芯片一直进行数据的采集就可以，然后把采集到的数据传给FPGA，不需等待，所以选择最简单的3线田无忙闲指示工作模式。 ADS8319有两个模拟信号的输入接口+IN、IN。 +IN是经过运放后的模拟信号输入，IN是反相模拟信号输入，但IN得范围很小，只有01V，所以一般都是把这个输入端通过一个退耦电容直接连到地端。 另外，为了不破坏AD芯片的低噪声特性，模拟信号到AD芯片之间要加入一个低噪声的运算放大器用来隔离噪声，该运放必须有较高的带宽和低噪声功能，根据ADS8319的典型连接电路，设计时选用了TI公司生产的低噪声低功耗的运放OPA211芯片，该芯片的电噪声很低，在1kHz时的电噪声密度只有11nvHz；具有双电源供电，支持电压范围土225V士18V。 结合以上几点的分析，设计出ADS8319的电路原理图，如图28)U图28ADS8319的电路原理图24FPGA外围电路设计本设计中FPGA的主要作用有三方面一是给模数转换芯片和DSP提供采样和传输时钟保证其正常工作；二是在内部对数据进行缓存，保证多路数据存储的实时性；三是与DSP通信实现系统同步。 基于以上几点，FPGA是本设计很关键的一个组成部分。 根据上面图24对各型号FPGA的性能比较和设计的实际需要，最终选择Al tera公司设计生产的Cycl one系列的芯片EPl C6T144。 除了图24所列，该芯片还有以下特性呻1支持四种I0标准LVTTL，LVCMOS，SSTL一2，and SSTL3；支持66MHz和33MHz，64位和32位的PCI标准；12第2章多通道海量数据记录系统硬件设计有两个锁相环，可以对时钟进行倍频；支持外部存储，包括DDR SDRAM、SDR SDRAM等；需要两个电压33V外围IO电压，15V内核电压；内部含有90K的RAM，用来实现程序功能。 241FPGA配置电路设计由于FPGA内部实现程序时是把代码放在内部的SRAM中来实现的，而S洲是掉电易失的，所以需要为FPGA设计外部配置电路使得上电后配置文件可以从外部存储芯片加载到FPGA内部的SRAM中，完成对FPGA的配置，实现程序功能。 FPGA的配置和下载模式分为三种被动模式(PS模式)、主动模式(AS模式)、在线调试模式(J TAG模式)。 下面简单对几种模式进行介绍1被动模式是通过下载线把主机上的程序下载到配置芯片中，然后再次上电时配置芯片作为控制芯片把FPGA当做存储器，把数据写入到FPGA中实现对FPGA的编程。 一般用此种模式时只有在调试完成以后，才把程序烧在配置芯片中，然后将芯片焊上。 2主动模式也是通过下载线把程序下载到FPGA的配置芯片中，每次上电后FPGA作为控制芯片从配置器件中主动读取数据实现对FPGA的编程。 由于AS方式在用下载线对配置芯片进行下载的时候，会自动禁止对FPGA的配置，所以配置芯片可以是一直焊在板子上的。 3JTAG模式是直接用下载线把主机的程序数据下载到FPGA的内部删中，断电后要重新下载。 该模式一般是在调试程序时使用，通过在线调试完成设计的功能后再通过其他模式把程序下载到配置芯片中。 这几种模式的选择是靠FPGA芯片上的两个引脚来决定的MESL 0、MESLl。 通过把这两个引脚设置成0或1来选择配置方式，具体关系见下面表22u01表22FPGA配置模式的选择MESL0MESLlFPGA的配置模式00主动模式l0被动模式O或l0J1AG模式应注意几个问题这两个引脚不能悬空，必须有确定的逻辑值；J TAG模式的优先级是最高的，当用J TAG模式下载程序时，MSEL管脚的设置是无效的配置完成后FPGA就会初始化寄存器和IO管脚，然后就会调用应用程序实现功能。 下面表23给出了Cycl one系列芯片的配置文件在未压缩之前的大小01。 13哈尔滨工程大学硕士学位论文表23Cycl one系列芯片的配置文件的大小器件配置文件大小(Bi t)配置文件大小(B妒e)EPl C362737678422EPl C4924512115564EPl C61，167，216145，902EPl Cl22，323，240290405EPl C203，559，608435000由于一般情况下，必须由FPGA主动引导配置操作过程，所以本设计中采用了AS和J TAG联合配置方式，在调试时使用J1AG配置方式，这样可以灵活修改配置文件，完善程序功能；在程序功能调试完成后通过AS方式将程序烧写到外部存储芯片上，实现相应的功能。 设计时选用的外部存储芯片是EPCSl芯片，其内部含有1Mbi t的FLASH存储容量，而对照上面图210可知道，EPl C6的配置文件大于1Mbi t，所以在用QuaftusII软件得到FPGA的配置文件时，一定是经过压缩后生成的，然后通过AS模式把配置文件下载到EPCSl芯片中时才不会出错。 FPGA配置电路原理图如图29所示。 nVrDGND卜DGND图29FPGA配置电路原理图242FPGA与AD芯片连接电路设计FPGA的一个作用就是提供AD采样需要的各种时钟并对AD采集到的数据进行缓存和多路转换。 为了减少开发周期和方便二次开发，在设计时AIC3254和ADS8319进行AD转换所用的接口都选用了多通道音频缓冲串口(McASP接口)，因为该接口只有三条信号线字时钟线、位时钟线、数据线。 这几条信号线都和FPGA相连，其中对FPGA14第2章多通道海量数据记录系统硬件设计来说，字时钟和位时钟都是输出方向，是FPGA结合外部晶振通过内部操作分频出的时钟，用来保证AD芯片的采样需要；数据线对FPGA是输入方向，进入到FPGA内部的FIFO中，实现多路数据的转换。 所有的信号线都是通过FPGA的IO管脚给出来的。 下面图210和图211给出了FPGA外围的连接电路。 N鹭Z铡IO。 L1I?DSl5口fDEv CI驯IO，LS15n倒吖OE】10，L、S17pT7)Io，L、，DSl-n fD。 oT6)10。 L、7DSl8pQoT5】Io。 LS18nc!o删Io，DPCLK2(DQSl T】Io耶28210，L、，DSl知Io，L、DS23pFSR3IJ l6CR3FsR2U14删FsmU12lO。 LS31pIo。 L、DS3nl o，LvDS36pIo。 姗S36nIo1iIm3Io伍ollo)10，DPC呸4(DOSORl10，IM)s38pQllll)Io。 LvDs38nQl l l21蛆(1Ai(隧FSRoUol OI】015Uol4图210FPGA与ADS8319的电路连接图图211FPGA与AIC3254的电路连接图243FPGA与核心板连接电路设计FPGA与核心板之间一共有两种数据传输线多通道音频缓冲串口(McASP)用来传输FPGA内部FIFO的数据；GPIO信号线用来完成DSP与FPGA之间的通信。 对于第一种情况，FPGA提供位时钟、字时钟和数据线给DSP完成数据的接收，所以对FPGA来说这几个信号线都是输出方向。 对于第二种情况，用来通信的信号线对FPGA既有输出又有输入。 所有的信号线都可以用IO管脚就能实现，具体电路设计图如下面图212和图213。 -V_?，mIqLS52pIo，ms54n(DQlB0)10，mS54p(DQlBl)Iq ms55n(DQlB2)Io，ms559Q183)Io，DPcL鄹pQs0B)10唧0841010ILvDS59n1lTA如14渐弧o i5邀溉。 一Io蕊TAFsR0项TAcLKR0TAcLKRl烫TAFSRl拐专广10，啪S62pI oUS6血10，mS63p10，LS67p10V1IEF2蹦10，DPCLK7(DQsl B)10，LvDs渤184)Io，LVDs6sp pQlB分l O，L、固s69nQIB6)10，ms69pQlB乃IoLvDS7l nInIr)婀1n图212FPGA与DSP传输数据电路连接图图213FPGA与DSP通信电路连接图25OMAPL137核心板外围电路设计设计中核心板外围电路主要有两部分外围接口电路、外围以太网电路。 下面就分别进行介绍。 2510脚L137外围接口电路设计本设计中用到的OMAPL137的外围接口主要包括几种McASP接口和FPGA相连，15一一一一一一一一一一一一一一可UI穸H，哈尔滨工程大学硕士学位论文用来接收FIFO中数据；，2C接口用来初始化AD芯片对其工作模式进行设置；MMCSD接口用来存放原始数据之外的信息，包括指令数据和DSP的程序；RMII接口用来实现网络通信。 根据图24给出的最小系统板结构框图，该核心板已经把0MAPL137的外围接口接到了外围的三个双排针上，设计时只要在相应位置上对接口进行开发就可以了，具体的设计电路如图214粥卸r7，yl lll2TR】I瑚SCL l312l412C0SDA眈T SPn日An l，34EXPl ST孤住R l?j616sPIo SCSnIClSDl，731S CPURE盯nSPl0CUaB00TMODE2t ll910110T sPIlscshSMTXD31131l1311212C1scLSMTXm Il j1314114SMTXD2日FWAIT011715M116SMRXC11917l g118I|IEMIFC鞠n12l19100lIEMI F10l2l砣1恐EMl FBA0SMRXD312j241M EMlFScoL107西X1茄SM砧(D2EMI Fj I292729l盔娜EMI FA8l31剪加l翔EMI F6EMI FA9l_333I盐I蔸EMI FA7mFA12I茧3334134l MIF11lmFA2磊D CMD137邵拍1拍蹦IFOh37嚣l盈l舢Fi，SD CtX139l舶剪帕3Il232TXRI ll333434TXRl01馘Rl l3j，636TXRJ2T腻Rl103733TAXRl4TAXRj63j78310TAXRl j1AXRl73ll910TMUTE0313Il12312TAXRl2TAFsRJ31j1314314TAXRl91516316TAeRlTAFSXl317318TAHCUC砒1718TACLKXI30l192DTXRl33卫2l兹322TAHCLKXl巧如躺襟铲3乃24324USBl DM3册25263强TCucR0罂挖。 似如0一糕溅。 327麓3盔33l拶330；誉霉慧TXRD63333l啦332TAHCLKX0。 TAXR053353334334TXRDl lTAXR023373536336TAXRD2竹露3荔TA)cR07339339帕7u朋r。 LJ j，=-图214核心板外围接口电路原理图252OMAPL137以太网电路设计对本设计来说，除了完成数据的采集和记录外还需要和其他系统进行通信，所以以太网作为系统的通信模块是必不可少的。 而且OMAPL137上有AIW核，需要在计算机上进行开发，以太网可以实现核心板与计算机之间的互相访问，大大方便了开发。 从OMAPL137内部的结构上看，它内部集成了以太网媒体存取控制器(EMAC)模块和数据管理输入输出(MDIO)模块。 EMAC模块提供DSP处理器与网络之间的高效接口(独立的I之MII接口)，支持同步的10Mbps100Mbps数据传输率。 MDIO模块实现8023标准串行接口，可以配置和监视接入以太网的物理设备。 根据以上分析，本设计的以太网芯片选用了美国MICI也L公司生产的KSZ8893MQL芯片，该芯片是一款交换机芯片，有以下特性n51单电源供电，33V；16第2章多通道海量数据记录系统硬件设计低功耗，每个PHY都支持软件配置的省电模式(空闲连接检测、寄存器配置保留)；包含了两个10100收发器，支持10Mbps100Mbps数据传输率；支持三种接口类型I己MIIlIISNI接口。 IUMII接口支持外接时钟50MHz；MII接口有两种工作模式MAC模式、PHY模式；含有三个MAC以及两个PHY，都符合8023的标准；无阻塞交换机制，内部含有l K的MAC地址查询表和一个片上缓存空间；支持LED指示功能，可用来表示网络的四种工作状态连接、传输、全半双工、10100的传输速度；内部含有寄存器，其工作模式可以通过，2C总线进行配置，也可以通过外部电路进行设置。 KSZ8893MQL芯片的内部结构框图如图215所示一秭卜-口匹卜吾一1黼渺叫MA膦柒。 TH|鞭卜忸匹卜8iMA廷累。 l卧PlL口譬一群罴8艺一至口一c。 撩Rs习l星I戽一。 思裂E。 l。 tPz。 E叩q_一!型!呈!l I121!呈竺!竺I图215以太网芯片内部结构框图由于0MAP内部含有了独立的蹦II接口，所以对KSZ8893来说，设计时选用了它的1wII接口。 为方便对芯片的配置，将芯片的，2C总线与核心板的，2C总线接到一起。 在设计以太网电路时参考了MIC对儿公司提供的基于该网络芯片的开发原理图，在网口方面选用了2个HanI沁n公司生产的HR901157A型网口，它含有内部隔离变压器。 网络芯片与每个网口之间有两对收发的信号线，为有效抑制共模干扰，设计时采用了差分方式。 整个以太网电路设计图如下图21617D微堇薹喋PP扑哈尔滨工程大学硕士学位论文0MAPL137KSZ8893MQLHR901157A12C SDDADvDlRXD+12CSCL3cL要篮耀KMlRXDl iMII_埘Z一50-cUS婀XCREFCLKTXP】TXD+跚IIRXERT)(I】TXD一跚II蹦D1SMRXDl蹦IIRxDOS腿XD0RMII CRSDV S腼DvHR901157ARMII TXENSMTXEN蹦IImD1SMTXDl RXPRXD+跚IIJ XDOSMTXDO RXMrRXDMDl0D唧o撩TXD+TXD一MD工0CLK MDC图216以太网电路设计图26供电电路设计在本设计实现的数据记录系统中共有几种电压1VBAT整个系统的供电电压5V14V；25V核心板输入电压；333V核心板工作电压和以太网芯片工作电压；4A33V模数转换芯片工作电压；515VFPGA的核心电压；6DV33VFPGA的IO电压。 其中VBAT是由外接供电设备直接提供，数据记录平台上只需要产生5V、33V、A33V、15V、DV33V几种电压即可，下面先给出整个系统供电电路设计的框图，然后再详细介绍。 如图217核心板、KSz8893FPGA图217整个系统供电电路设计框图除此之外要想设计合理的供电电路还需要知道板上所有芯片的工作电压和功耗，下面表24中给出了数据记录系统板上各个芯片的功耗。 18第2章多通道海量数据记录系统硬件设计表24各核心器件的工作电压和功耗列表芯片名称工作电压(V)最大工作电流(mA)功耗(mW)OIAPL1375100500EPl C6T14433151755775TLV320AI C32543340木3396ADS83193371370KSZ8893MQL33120396OPA21l3-310木399总和56620385根据上面表格计算可得到整个数据记录系统工作时最大电流约为20385mW，为了满足这个要求，本设计选用了TI公司生产的PTH08T230W电源模块作为前端为整个电路工作的总供电模块，用该模块先产生5V的电压，然后再通过其他的电源芯片产生不同电压值提供给芯片。 该模块有以下特性州支持输入电压45V14V，此范围正好在外接供电VBAT内；支持可调输出电压O69V55V；高达6A的输出电流，转换效率高达95，输出电流满足本系统设计要求；具有输出过载保护，可在系统工作不正常时保护电路。 PTH08T230W的电路原理图如图218所示。 j=。 图218PTH08T230W的供电电路原理图由上面模块产生5V电压后，这个5V电压就作为整个系统的供电电压。 它首先会给核心板供电，然后再由核心板上的电源芯片TPS65023产生自己工作所需的各种电压。 TPS65023是TI公司生产的电源管理芯片，可有多个输出电压，而且转换效率均在9019哈尔滨工程大学硕士学位论文以上，而且它支持，2C总线协议，可以通过，2C总线对其进行配置。 由于这个是核心板上已经选定好的电源管理芯片，所以设计中只是把核心板产生的33V电压通过接口设计连接到了数字底板上用来提供给网络芯片KSZ8893MQL。 除此之外，5V电还给模数转换芯片供电，这中间就需要有一个电源芯片将5V电转换成33V。 设计时从电流、电噪声等多方面综合考虑，选择了TI公司生产的低噪声低压差线性稳压芯片TPS79533，该芯片有如下特性m1最大输出电流500mA，固定电压输出33V；较高的电源抑制比，l OkHz时是50db；较短的启动时间，只需要50us就可正常工作超低的电源噪声，只有33uVRMs。 TPS79533的设计电路图如下面图219。 5v U9TPS79533A3v3图219TPS79533的供电电路原理图5V电压还有另外一个用途就是给FPGA提供电源。 由于FPGA的功耗会随着其内部资源的利用率而变化，所以需要有较大电流输出的电源转换芯片。 FPGA的IO电压是33V，内核电压和锁相环电压均是15V，考虑到系统的稳定性，选择了美国国家半导体公司(Nati onalSemi conductorCorporati on)生产的低压差线性稳压芯片LMl l17。 该芯片有如下特性引最大可输出电流800InA，完全满足芯片需要；具有限流保护和温度保护，可以再不正常使用情况下保护电路；有固定电压输出和可调电压输出两种工作类型，满足设计需要。 可调电压输出的芯片具有多种输出值18V、25V、285V、33V、5V。 根据以上特性，FPGA内核电压的产生选用了可调节输出电压的芯片型号LMl ll7ADJ，通过配置外部电阻得到15V电压输出；IO电压的产生选用了固定输出电压的芯片型号LMl ll733，可直接产生33V电压。 FPGA供电电路的设计电路图如下面图220和图221。 20第2章多通道海量数据记录系统硬件设计Ul llLM“1733【凡C33图220FPGA的核心供电电路原理图图22l FPGA的IO供电电路原理图27本章小结本章主要介绍了多通道海量数据记录系统的硬件平台的设计。 在给出了硬件平台的总体结构框图后，又根据设计的指标进行了核心器件的选取，然后根据设计中需要记录的信号的形式进行了模数转换部分器件的选取和电路的设计。 为配合模数转换芯片的工作，又设计了FPGA外围电路和核心板外围电路，最后介绍了系统供电电路的设计。 本章中介绍的硬件平台是本设计的重要部分，是本设计的实现平台，只有对各个部分的工作原理和数据流程都很了解才能在各个平台上实现设计的需要，为下一章多通道海量数据记录系统的软件设计打下基础。 2l哈尔滨工程大学硕士学位论文第3章多通道海量数据记录系统软件设计31软件整体结构及程序流程图本设计实现的多通道海量数据记录系统的软件实现方案是先让AIW在0MAPL137核心板上的SDRAM中建立两个文件作为缓存空间，然后DSP通过EDMA方式将FPGA采集传过来的数据存到SDRAM中相应的缓存空间中，当