基于单片机的波形记录器_毕业设计论文.doc

毕毕 业业 设设 计 论计 论 文 文 题目 单片机波形记录器题目 单片机波形记录器 Title Chip waveform recorder 学生姓名学生姓名 专专 业业 学学 号号 指导教师指导教师 2 0 1 2 年年6 月月 GRADUATION DESIGN DISSERTATIONS English Title Chip waveform recorder Name FuKailiang Student number 08061239 Teacher LiHongjun Professional Electronic June In 2012 东华理工大学毕业设计 论文 摘 要 摘摘 要要 波形记录在教学科研和地质勘测等方面有着广泛的应用 波形的记录也方 便我们后期对图形的分析和运算 频谱的分析 曲线相关性分析等操作 通用 电子示波器价格低廉 是我们配备的常规仪器 但不具备信号记录功能 因此 设 计一种信号波形记录器 使之能与通用电子示波器结合 用来观测非重复性信 号波形 是很有实际意义的 本论文是基于单片机而设计的波形记录器 波形 存储系统配备了A D转换器 数据存储器 采用双极性输出的D A转换器等器件 系统有八个输入通道 采用分区储存波形 同时给外部数据存储器配置了掉电 保护电路 可长期保存数据 设计中采用自顶向下的方法 系统共有四个功能 模块 输入电路 键盘和显示电路 控制和存储电路以及输出电路 该设计使 波形记录与通用电子很好的结合在一起 具有很强实用性 关键词 单片机 波形记录 实用性 东华理工大学毕业设计 论文 ABSTRACT ABSTRACT The waveform recording has been widely used in the teaching scientific research the geological research and so on Waveform recording is also convenient for our later on graphical analysis and calculation spectrum analysis correlation analysis and other operation curve Universal electronic oscilloscope low prices we are equipped with conventional instruments but does not have the signal recording function therefore to design a signal waveform recorder which can combine with general electronic oscilloscope to observe the non repetitive signal waveform is of great practical significance This paper is based on the single chip microcomputer and the design of the waveform recorder waveform storage system equipped with a A D converter data memory using bipolar output prosperity D A converter device The system has eight input channels using partition stored waveform At the same time to the external data memory configured to drop the electricity protection circuit can be long term preservation of data The design of using top down method the system has four modules input circuit keyboard and display circuit control circuit and the storage circuit and an output circuit The design enables the waveform record and electronic together well has the very strong practical Keywords Single chip microcomputer Waveform recording Practicability 东华理工大学毕业设计 论文 目 录 1 目 录 摘要 ABSTRACT 第 1 章 绪 论 1 1 1 课题背景与研究现状 1 1 2 课题的意义 2 第 2 章 系统总体设计 3 2 1 系统功能分析 3 2 2 总体设计思想 4 第 3 章 系统的硬件设计 5 3 1 输入电路的设计 5 3 1 1 A D 转换器的选择 5 3 1 2 缓冲器的选择 6 3 1 3 同步触发电路设计 6 3 1 4 程控基准电源设计 7 3 2 显示电路设计 7 3 3 键盘接口电路 8 3 3 1 按键的消抖问题 8 3 3 2 键盘与单片机的接口电路的设计 8 3 4 控制和存储电路的设计 9 3 4 1 控制器的选择 9 3 4 2 单片机晶振电路的设计 9 3 4 3 单片机复位电路的设计 10 3 4 4 数据存储器的选择与掉电保护电路的设计 11 3 4 5 单片机与 62256 的接口电路的设计 12 3 5 输出电路的设计 13 3 5 1 数摸转换器的选择 13 3 5 2 双极性输出电路的设计 14 3 6 电源电路的设计 15 第 4 章 系统的软件设计 16 4 1 数据的定义与存储器的分配 16 4 2 主程序的设计 17 4 2 1 键盘扫描中断子程序 17 4 2 2 A D 转换子程序的设计 20 4 2 3 D A 转换子程序的流程图 20 4 3 软件抗干扰措施 21 结 论 23 参考文献 24 致 谢 25 附录一 源程序 26 附录二 总电路图 37 东华理工大学毕业设计 论文 绪 论 1 第 1 章 绪 论 在实际的生产 科研等过程中 数据采集 数据压缩存储 波形分析与统 计 图形绘制 频谱分析 波形组合运算 谐波分析 有效值计算 功率计 算 三相对称性分析等 对于工作的 研究很重要 而所有这些必须建立在波形 记录的前提下 传统的波形记录仪器 不是时间效率较差 就是价格昂贵 要求较 高的购买力 难以满足一般的用户需要 再如科研工作常常依赖波形记录仪记录 收集信息 本章主要介绍了波形记录的背景与研究现状 课题意义 1 1 课题背景与研究现状 随着微电子技术应用的迅猛发展 人们开始利用微处理器的数据存储和数 据处理能力 并使之与A D转换技术相结合来研制功能强大 结构轻巧 使用灵 活方便 数据处理能力强的新型波形记录仪 而波形记录仪广泛用于工业监测 地质勘测等方面 如导弹飞行记录器用来记录导弹的运行状况 为导弹的评估 好坏提供重要的数据 心电记录仪用于记录人体有异常感受时的心电图 为医 生的诊断带来方便 在野外测图时 必须带有电子记录器 用于地形空间数据 的采集 气象站需要自动记录降水的记录器 广泛用于汽车 飞机 轮船上的 各种黑匣子也是记录器的一种 在地震的预测中也离不开波形记录仪 对记录 仪的性能要求不断提高 促使技术不断的进步 而微控技术的出现为数字式波 形记录仪的发展带来了新的生机 目前 国内的高性能的波形记录器的研究主要在信息数据采集及处理和数 模信号的转换电路方面 其主要方向是提高采样频率 如采用更高精度的A D转 换器件 提高数据转化速率以及多样的触发功能电路 如采用复杂的可编程逻 辑器件或现场可编程门阵列等可编程器件作为核心部件实现高速数字的存储 另一方面 采用计算机与软件结合的方法设计虚拟波形记录器 目前许多虚拟 仪器已经可以实现大部分的波形记录器功能 同时虚拟波形记录器的存储空间 更大 但是由于受到计算机接口总线速度的影响 其性能也受到一定的限制 目前 市场上的波形记录器大多采用 CPLD FPGA 等可编程器件作为核心部 件实现高速数字存储 同时外带友好的人机交互界面 采用 LCD 显示 但随之 而来的是成本的快速上升 市场价格昂贵 不适合广泛运用 针对目前国内缺 少结构简单 功能适中 造价低的波形记录器的情况 本文设计了一基于 51 系 列单片机控制的单片机波形记录器 用于记录如温度 湿度等缓慢变化信号波 形 通过信号采集 数据转换等过程将波形存储 通过接入示波器使波形得以 复现 东华理工大学毕业设计 论文 绪 论 2 1 2 课题的意义 波形的记录和分析是许多实际工作的基础 1 波形记录仪器是生产 科研和工程调试等工作必备的工具 2 测试 实验中对测试对象的运行状态的波形记录与分析是测试与实验的 重要手段和对实验结果进行评价的重要依据 3 科研工作常常依赖波形记录仪记录 收集信息 事故分析更是离不开波 形记录仪提供的依据 因此该课题的设计具有实际意义 通过设计可以提高独立分析问题和解决 问题的能力 可以培养创新意识和创新能力 可以增强个人理论分析 实验研 究 文献查阅 计算机运用和文字表达等方面的能力 可以加深自己对理论知 识的理解 以及实际操作的经验 东华理工大学毕业设计 论文 第二章 系统的硬件设 计 3 第 2 章 系统总体设计 本系统利用微机控制技术和数字存储技术 用于记录如温度 湿度等缓慢 变化信号的波形 它首先对模拟信号进行采样获得相应的数字信号并存储 存 储器中储存的数据可用来在示波器的屏幕上重现信号波形 从而获得所需要的 各种信号参数 设计中采用自顶向下的方法 先确定系统的设计方案 再将系 统划分为几个模块设计 本章主要介绍了系统设计的主要功能 设计方案的确 定和设计的主要思想 2 1 系统功能分析 根据系统设计的要求 系统的主要工作为被测信号的采样 存储和重现信 号波形 系统的结构功能图如图 2 1 所示 图 2 1 系统结构功能图 被测信号的采样 存储和重现信号波形过程如下 1 被测信号的采样 存储 输入的被测信号的大小是一个可变化的值 在 进行A D转换前 信号通过调理 以适合A D转换器 单片机在启动A D转换时还 需考虑到与信号的同步问题 同时信号的采样次数和存储地址的分配也要求合 理设计 每完成一次采样 A D转换器向单片机申请中断 单片机接受中断 转 入中断处理 在中断处理中保存采样数据 东华理工大学毕业设计 论文 第二章 系统总体设 计 3 2 重现信号波形 波形重构是通过D A转换器不断快速重复地把A D转换过程 中存储在数据存储器中的数字信号进行D A转换 并按固定频率输出至通用模拟 示波器完成的 为了使呈现在示波器屏幕上的波形清晰无闪烁 D A转换必须足 够快 通过初步的分析与思考 将本系统配合通用示波器 需实现如下功能 1 采样存储的基本功能 将通用示波器难以观察的单次变化的信号转换为 周期性的重复信号 实现对单次变化的信号进行连续的观察 并且 系统中的 RAM需设有掉电保护措施 系统即使经关机断电后还能随时再现原来的波形信号 达到了采样存储示波器的记忆功能效果 2 慢扫描的基本功能 缓慢变化的信号 先经慢速的A D采样 然后再以几 倍的速度进行D A转换 使信号波形的时间轴得以压缩 压缩的效果等效于示波 器扫描速度的减小 使通用示波器具备观察变化慢的信号的功能 2 2 总体设计思想 本设计采用单片机做控制器 系统的设计包括硬件的设计和软件的设计 根据系统的结构框图 设计时将硬件分为四部分 输入电路 键盘显示电路 控制存储电路和输出电路 输入电路将待测模拟信号转变为数字量 键盘和显 示电路用于选择 显示输入通道 启动采样和启动波形的输出 输出电路包括 D A 转换电路以及双极性变换电路 用以将数字量变为模拟量 控制部分需要 结合软件的设计 输出各种控制逻辑 软件的设计也按模块划分为 主程序设 计和键盘扫描子程序的设计 A D 转换子程序的设计 D A 转换子程序的设计 LED 显示子程序的设计 数据存储子程序和延时子程序的设计 设计的程序主 要的功能是实现键盘的控制与管理 控制波形的采样和存储以及波形的复现 当然在设计时各个模块也不是完全独立 在每一步的设计中均需要综合考虑系 统的性能 同时在设计系统的硬件时便着手软件的设计 注意了软硬件的配合 东华理工大学毕业设计 论文 第二章 系统总体设计 4 第 3 章 系统的硬件设计 根据上章的分析 系统硬件的主要功能是 对模拟信号进行采样 将获得 的数字数据存储 利用存储器中储存的数据重建信号波形 用示波器观察 设 计中采用自顶向下的方法 把系统电路按功能模块分为四部分 输入电路 键 盘显示电路 控制存储电路和输出电路 3 1 输入电路的设计 输入电路包括缓冲器 程控基准电源 同步触发电路 采样保持器及模数 变换器 ADC 在输入电路中的核心器件是 A D 转换器 缓冲器 程控基准电源 同步触发电路 采样保持器都是为 A D 转换器设计的 因而 A D 转换器的选择 是输入电路设计的核心 针对本课题的要求 选用 8 位 A D 转换器 并内带 8 路模拟多路转换开关及相应的通道地址锁存及译码电路 并带有数据锁存器的 ADC0809 3 1 1 A D 转换器的选择 ADC0809 是逐次逼近式 A D 转换器 逐次逼近式 A D 转换器的转换速度较 快 是用得最多的一种 A D 转换集成电路 A D 芯片多采用这种方式工作 逐 次逼近式 A D 转换器其原理电路如图 3 1 所示 其工作过程为当启动转换负脉 冲加入时逐次逼近寄存器清零 由于 Vo 为 0 启动信号变为高电平后 逐次逼 近寄存器在 CLK 信号同步下开始计数 但与普通计数器不同 它是从最高位开 始计数的 对 8 位 A D 转换器来说 在启动后的第一个时钟 逐次逼近寄存器 就输出 10000000 这个数字一出现 D A 转换器的输出 Vo 就变为满量程的 128 255 若 Vo Vi 比较器输出负电平 控制电路据此就会清除逐次逼近寄存 器中的最高位 若 VoVi 比较器输出低电平 控制电路将使次高 位清 0 若 Vo Vi 次高位的 1 就会保留下来 如此经过 8 个时钟脉冲 就将逐 次逼近寄存器的八位确定下来 逐次逼近寄存器中的位就是转换后的数据 这 种方法就像在天平上由大到小加减法码一样 转换结束 控制电路立即输出一 个低电平作为结束信号 这个信号的下降沿将逐次逼近寄存器中的值锁存到缓 冲寄存器 从而得到输出的数字量 东华理工大学毕业设计 论文 第二章 系统总体设计 4 图 3 1 逐次逼近式 A D 转换器工作原理图 3 1 2 缓冲器的选择 缓冲器主要用于提升本系统的输入阻抗 选用运算放大的同相输入电压跟 随电路 同时考虑到信号带宽的要求 选用宽带低噪声器 LF356 单位增益带 宽为 5MHZ 采用此电路满足信号带宽的要求 同时将输入阻抗提升到 1000M 以上 电路如图 3 2 所示 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 12 May 2006Sheet of File E 原原 原原原 原原原原原 ddbDrawn By 8 7 2 A LF356 INPUT OUTPUT 图 3 2 缓冲器 3 1 3同步触发电路设计 为了保证采样所得数据的真实有效 必须要求采样的时间与输入信号存在 的期间同步 该同步信号由同步触发电路实现 具体是把输入信号分为两路 一路直接送到ADC0809作采样输入信号 另一路则送到同步触发电路 使其产生 并输出一个触发脉冲 微处理器把该脉冲作为启动ADC0809开始采样的起始同步 信号 从而保证了采样所得的数据适时有效 同步触发电路选用运算放大器构 成的电平比较器来实现 如图3 3所示 为了适用不同幅度的信号幅度 将此比 较器U2的比较基准电压设为可调 并将调节电位器RW置于仪表面板上 同时在 这级后面还采用稳压管D2设计了电平变换级 以适用单片机的接口 同时此级 还可保护比较器U2 触发比较电路如图3 3所示 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 7 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By 8 7 2 U1A LF356 8 7 2 U2A LF356 D1 D2 R1 10k R2 10k R4 3 3K RW R3 5 1k Input R5 3 3K 12 GND P10 图 3 3 同步触发电路 3 1 4 程控基准电源设计 程控基准电源主要是为 ADC0809 提供可变的参考电压 以适用不同幅度的 输入信号 扩大信号的输入范围 采用此方法可降低系统对前端电路的要求 电路如图 3 4 所示 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By 12 R2 2k R1 100k R5 100K R3 100K R4 51K 8 7 2 U1A OP07 8 7 2 U2A OP07 8 7 2 U3A OP07 2k 10k 20k 40k 80k 120k 160k 200k X0 13 X1 14 X2 15 X3 12 X4 1 X5 5 X6 2 X7 4 INH6 A11 B10 C9 VEE7 X3 CD4051 5V D14Q1 2Q1 3 D25Q2 7Q2 6 D312Q3 10Q3 11 D413Q4 15Q4 14 CLK9 CLR1 74LS175 GND 74LS138 Y4 ALE P03 P02 P01 P00 ADC0809 REF ADC0809 REF 图 3 4 程控基准电源电路 本电路主要采用精密单运放 OP07 CD4051 多路转换开关和地址锁存器 73LS175 组成 CD4051 由单片机控制 其地址线和 ADC0809 的通道地址选择线 相同 这样每个通道和一个参考电压对应了起来 即每个通道对应不同的输入 信号的范围 这样记录波形前可估计波形的电压大小 以接入不同的通道 3 2 显示电路设计 本设计采用数码管静态显示 利用单片机的串行口发送 采用 74HC164 锁 存显示代码 显示电路的具体电路如图 3 5 所示 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 8 123456 A B C D 654321 D C B A Title Num berRevisionSize B Date 12 M ay 2006Sheet of File E 原原 原原原 原原原原原 ddbDrawn By a bf c g d e DPY 1 2 3 4 5 6 7 a b c d e f g 8 dp dp DPY 7 SEG DP A 1 B 2 Q0 3 Q1 4 Q2 5 Q3 6 Q4 10 Q5 11 Q6 12 Q7 13 CLK 8 M R 9 74HC164 5RXD TXD 图 3 5 通道显示电路 该电路占用 I O 接口资源少 且编程容易 管理简单 显示亮度高 稳定 性好 占用 CPU 时间较少 3 3 键盘接口电路 采用的是非编码键盘 非编码键盘是由软件来识别键盘上的闭合的 它具 有结构简单 使用灵活等特点 3 3 1 按键的消抖问题 组成键盘的按键有触点式和非触点式两种 单片机中应用的一般是由机械 触点构成的 由于按键是机械触点 当机械触点断开 闭合时 会产生抖动 这种抖动对于人来说是感觉不到的 但对计算机来说 则完全可以感应到 因 为计算机的处理速度是在微秒级 而机械抖动的时间至少是毫秒级 对计算机 而言 这已是一个漫长的过程了 要使每次按键只作一次响应 就必须考虑如 何去除抖动 常用的去抖动的方法有两种 软件方法和硬件方法 在此设计中 采用了软件法消除抖动 具体原理是 在单片机获得信息后 不是确认按键按 下 而是延长 10 毫秒或更长的时间后 再次检测 如果仍然为低电平 则说明 按键按下 这样就避开了按键按下时的抖动时间 而在检测到按键释放后 再 延时 5 10 毫秒 消除后沿的抖动 然后对键值进行处理 3 3 2 键盘与单片机的接口电路的设计 键盘与单片机的接口电路如图 3 6 所示 其 3 个输出口 P11 P12 P13 作为 矩阵键盘的列线 每根线上都加一个上拉电阻 用于减小干扰 再由 P15 P16 P17作为行线 整个键盘共设 9 个键 键盘的检测方式采用中断查询 当有按键按下时 都会使与门输出低电平 从而引起单片机的中断 单片机再 判断键号并转入相应的处理 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 9 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By R 10K R 10K R 10K SW6SW9 SW4SW7SW1 SW5SW8 SW2 SW3 P11 P12 P13 P15 P16 P17 INT0 5V 1 2 3 And 图 3 6 键盘接口电路 3 4 控制和存储电路的设计 在系统的设计时 为节约成本 采用最小化硬件设计 其外部需接 ADC DAC 以及数据存储器 所以所选单片机只要有一定数量的并行输入 输出 口 有一定容量的程序存储器和定时器 外部中断源即可 3 4 1 控制器的选择 在设计时选用了 ATMEL 公司的 8 位 Flash 单片机 AT89C51 其引脚图右图所示 AT89C51 单片机内核由 8031 内核构成的 所以 AT89C51 的内部结构与 80C51 相近且与 MC 51 系列单片 机相互兼容 对其指令系统熟悉 本系统中需 要并行输入 输出口较多 AT89C51 有 4 个八位 的并行 I O 口 通过数据地址线的分时复用 可以满足系统的要求 AT89C51 单片机带 4KB 片内 ROM 可存储 4KB 的程序 而本系统的程 序初步估计为一千个字节左右 因此程序存储 器可满足系统要求 并留有相当大的剩余空间 方案中设计的显示电路采用串 行口方式连接 而 AT89C51 有一个全双工串行口 另外设计中还用到了两个中 断 而 AT89C51 有 6 个中断源 两个中断优先级的中断结构 所以采用 AT89C51 单片机能满足设计的要求 3 4 2 单片机晶振电路的设计 单片机内部带有时钟电路 因此 只需要在片外通过 X1 X2 引脚接入定时 控制单元 晶体振荡和电容 即可构成一个稳定的自激振荡器 电路如图 3 7 EA VP 31 X1 19 X2 18 RESET 9 RD 17 WR 16 INT0 12 INT1 13 T0 14 T1 15 P10 1 P11 2 P12 3 P13 4 P14 5 P15 6 P16 7 P17 8 P00 39 P01 38 P02 37 P03 36 P04 35 P05 34 P06 33 P07 32 P20 21 P21 22 P22 23 P23 24 P24 25 P25 26 P26 27 P27 28 PSEN 29 ALE P 30 TXD 11 RXD 10 VCC 40 GND 20 AT89C51 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 10 所示 图 3 7 单片机晶振电路 3 4 3 单片机复位电路的设计 任何微机都是通过可靠复位之后才可有序执行应用程序 同时 复位电路 也是容易受干扰的敏感部位之一 因此 复位电路设计要求 其一要保证整个 系统可靠复位 并具有上电自动复位和手动复位功能 其二是要有一定的抗干 扰能力 RST 引脚是复位输入信号 高电平有效 在振荡器稳定工作时 在 RST 引脚施加两个机器周期 即 24 个晶振周期 以上的高电平 单片机将有效复位 如图 3 8 为单片机复位电路 本系统单片机的晶振为 6MHz 实践证明 只要 RESET 引脚的脉冲保持 10ms 以上的高电平 就能使单片机复位 图 3 8 中非门 的最小输入高电平 Ui 2V 当充电时间 t 0 6 R C 时 则充电电压 Uc 0 45Vcc 0 45 5V 2V 其中 t 为复位时间 t 0 6RC 0 6 103 22 10 6 13ms 则电路设计满足复位要求 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By D IN4148 R 1K SW C 22uF 5 12 A 74LS04 GND RST 图 3 8 单片机复位电路 复位电路的抗干扰设计 单片机复位端口的干扰主要来自电源和按钮传输 线串入的噪声 这些噪声虽然不会完全导致系统复位 但有时会破坏 CPU 内的 程序状态字的某些位的状态 对控制产生不良的影响 复位按钮一般安装在操 作面板上 有较长的传输线 容易引起电磁感应干扰 主要抗干扰措施有 按 钮传输线采用具有抗电磁感应干扰性能的双绞线 并远离交流用电设备 在电 路设计上 单片机复位端口处并联 0 01 0 1uF 的高频电容 或配置施密特电路 提高对串入的噪声的抑制能力 如图 3 8 电路中与非门为施密特非门 74LS04 电路中放电二极管 D 不可缺少 当电源断电后 电容通过二极管 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 12 May 2006Sheet of File E 原原 原原原 原原原原原 ddbDrawn By CRYSTAL C2 20PF C1 10PF X1 X2 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 9 D 迅速放电 待电源恢复时可实现可靠的上电复位 若没有二极管 D 当电源因 为某中干扰瞬间断电 时 由于电容 C 不能迅速将电荷放掉 待电源恢复时 单片机不可能实现上电 自动复位 导致程序失控 3 4 4 数据存储器的选择与掉电保护电路的设计 1 数据存储器的选择 数据存储器用来存储程序运行期间的工作变量和数据 又被称为随机存储 器 RAM 在本设计中 存储器容量可表明示波器水平方划分细微的程度 它是 水平分辨率的倒数 示波器显示屏水平刻度一般为 l0div 水平分辨率一般为 20 点 div 显示满屏幕需要 10 20 200 个点 考虑到八通道采样 故需存储 200 8 1600 个点 但为了能完整地观察被测的整个变化过程 每个通道需采 集 16 256 个点 即每通道需要 4KB 的存储容量 系统输入八个通道 则需要 4 8KB 本系统的数据存储器选用静态 CMOS 型的 RAM 62256 62256 是一个 32K 8bit 静态随机读写存储器芯片 其引脚包含地址线 15 条 数据线 8 条 2 个片选端 CS1 0 CS2 1 才能选通芯片 一个写允许 WE 端和一个输出允许 OE 端 2 数据存储器 62256 的掉电保护 当系统中的数据存储器设有掉电保护措施时 系统即使经关机断电后还能 随时再现原来的波形信号 这样系统就具有记忆的功能 静态CMOS型的RAM 62256的芯片功耗极低 适合于用电池供电的RAM电路 所以经常采用运行状态 由电源向外部RAM供电 而在断电状态下由小型蓄电池向外部RAM供电以保存有 用的数据 然而在单片机在上电及断电过程中 总线状态的不确定性 往往使 RAM中某些数据变化 即数据受到了冲失 因此对于断电保护数据用的RAM存储 器 除了配置供电切换电路外 还要采取数据防冲措施 图3 9为断电保护电路 采用线性集成电路LM324做信号比较器 当正常电源供电时 LM324输出高电平 CS2选通 数据存储器可以在CS1的控制下工作 当电源断电或电压下降到3 6V 时 LM324输出低电平 这样数据存储器不被选中 其数据也不会冲失 当电源恢复 正常时 数据存储器可正常工作 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 9 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By 3 2 1 411 A LM324 7 2V D D R 3K R 10K R 1K R 10K R 10K C 220uF 5V D 5V CS2 VCC GND GND 图 3 9 RAM62256 的断电保护电路 3 4 5 单片机与 62256 的接口电路的设计 数据存储器与单片机的接口电路 需考虑地址总线 数据总线 控制端口 的连接 62256 包含地址线 15 条 数据线 8 条 2 个片选端 CS1 0 CS2 1 才 能选通芯片 一个写允许 WE 端和一个输出允许 OE 端 其接口电路如图 3 10 所 示 接口电路中的 15 位地址 分为高 2 位 A14 A13 高 5 位 A12 A8 和低 8 位 A7 A0 高 5 位由 P2口输出 高 2 位和低 8 位由 P0输出 而 P0口同时 又是数据输入和地址输出接口 故在传送时采用分时方式 先输出高 2 位 再 输出低 8 位地址 然后再传送数据 在对外部存储器进行读 写操作时 地址要 求保持不变 这就需要适当的寄存器存放地址 这个外接的寄存器就称为地址 锁存器 在进行外部存储器扩展时 凡具有输入 输出控制的 8 位寄存器均可作 为地址锁存器 目前常用的地址锁存芯片有 74HC273 74HC373 等 本设计电 路中选择 74HC373 74HC373 有三种工作状态 1 当 OE 为低电平 LE 为高电平时 输出和输入状态相同 即输出跟随 输入 2 当 OE 为低电平 LE 由高电平变为低电平时 输入端数据锁入内部寄 存器中 内部寄存器中的内容与输出端相同 当 LE 保持低电平时 即输入端数 据变化也不会影响输出端状态 从而实现了锁存功能 3 当 OE 为高电平时 锁存器缓冲三态门封闭 即三态门输出为高组态 输入端 D0 D7和输出端 Q0 Q7隔离 则不能输出 除同 62256 相接的 P2口地址线外 其余高位地址线共同通过一个译码器产 生一个 CS1的片选信号 这种译码连接方式称为全地址译码连接 OE 和 WE 引 脚可直接同 RD 和 WR 相接 用总线的读写信号控制芯片的读写操作 CS2可直接 接高电平 5V 62256 寻址时先送出高两位地址 向 74LS373 写入 页码 范围是 0000H 0003H 共四页 页码 确定后的寻址范围唯一地确定为 8000H 9FFFH 这样 62256 就分为四页 每页对应 8KB 合计 4 8 32KB 62256 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 12 写入数据的过程是 选择页码后 在 62256 芯片的 A0 A12上加入要写入的单元 的地址 在 D0 D7上加上要写入的数据 使 CS1和 CS2同时有效 在 WE 上加上有 效的低电平 此时 OE 可为高也可为低 这样就将数据写到了地址所选中的单元 中 从 62256 中某单元读出数据的过程就是 先选择页码 A0 A14加上要读出 单元的地址 使 CS1和 CS2同时有效 使 OE 有效 为低电平 使 WE 为高电平 这样即可读出数据 本电路中除基本的连接外还在总线上安装了上拉电阻 上拉电阻的安装可 以提高总线信号传输的可靠性 另外还可以提高信号的高电平 也就提高了噪 声容限 这样就提高了抗干扰的能力 上拉电阻的安装降低了芯片的输入电阻 可抑制静电干扰 有助削弱反射波的干扰 上拉电阻一般取 2 10K 本系统 采用 8 个 10K 的电阻 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By EA VP 31 X1 19 X2 18 RESET 9 RD 17 WR 16 INT0 12INT1 13 T0 14T1 15 P10 1 P11 2 P12 3 P13 4 P14 5 P15 6 P16 7 P17 8 P0039 P0138 P0237 P0336 P0435 P0534 P0633 P0732 P2021 P2122 P2223 P2324 P2425 P2526 P2627 P2728 PSEN29 ALE P30 TXD11 RXD10 AT89C51 A0 10 A1 9 A2 8 A3 7 A4 6 A5 5 A6 4 A7 3 A8 25 A9 24 A10 21 A11 23 A12 2 CS1 20 CS226 WE27 OE22 D011 D112 D213 D315 D416 D517 D618 D719 A13 29 A14 28 62256 D0 3 Q02 D1 4 Q15 D7 D7 18 Q2 Q719 OE 1 LE 11 74LS373 D0 3 Q02 D1 4 Q15 D2 7 Q26 D3 8 Q39 D4 13 Q412 D5 14 Q515 D6 17 Q616 D7 18 Q719 OE 1 LE 11 74LS373 VCC A 1B 2C 3 E1 4 E2 5 E3 6 Y015 Y114 Y213 Y312 Y411 Y510 Y69 Y77 74LS138 P0 1 P0 0 ALE ALE OR WR OE WE LE 5V 5V 图 3 10 单片机与 62256 的接口电路 3 5 输出电路的设计 输出电路的设计包括数摸转换器D A的选择以及双极性输出电路的设计 其 作用是将数字量变为模拟量 形成示波信号的电路核心是D A转换器 该电路把 保存在RAM中的采样数据 按照示波器显示波形的要求循环送到数模转换器 DAC0832 转换为连续的模拟信号 然后再送到通用示波器显示出波形 因为波 形的显示与波形的采集与存储在管理上是分开的 即不管数据以何种速度写入 到存储器中 存储器中存储的数据均以固定的速度不断读出 因而可获得清晰 稳定的波形 3 5 1 数摸转换器的选择 输出电路对读出速度有一定的要求 选择 DAC0832 可满足系统 DAC0832 是一款常用的数摸转换器 它的输入数字量为 8 位逻辑电平能与 TTL 兼容 参 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 14 考电压的工作范围为 10V 10V 具有直通工作方式 单缓冲工作方式 双缓 冲工作方式三种工作方式 其内部结构原理图如图 3 11 所示 DAC0832 的内部包括两个 8 位寄存器 1 个 8 位转换器和相应辅助电路 8 位输入寄存器为第一级锁存器 它的锁存信号为 ILE 当 ILE 为高电平 CS 和 WR1为低电平时 LE1为 1 这种情况下 输入寄存器的输出随输入而变化 此 后 WR1由低变高时 ILE 变为低电平 此时 数据被锁存到输入寄存器中 8 位 DAC 寄存器为第二级锁存器 它的锁存信号也称为通道控制信号 WR2和 XFEB 同时为低电平时 LE2为高电平 这时 8 位的 DAC 寄存器的输出随输入而 变化 此后 当 WR2由低变高时 LE2变为低电平 将输入寄存器的信息锁存到 DAC 寄存器 在设计中 DAC0832 采用双缓冲方式 CS 和 XFEB 引脚共接片选信号 Y2 WRl和 WR2共接 AT89C51 的 WR 具体电路见总图 图 3 11 DAC0832 的内部结构图 3 5 2 双极性输出电路的设计 DAC0832 是电流型器件 直接输出的是电流信号 为能引至示波器 需转 换成电压输出 为转换成电压输出 常采用单极性和双极性两种连接方式 按 照本设计要求 输出方式采用双极性输出 其随着输入的数码不同 输出电压 可正可负 设计的电路包括电流电压转换电路 单双极性变换电路 低通滤波 器等电路 具体电路如图 3 12 所示 在该电路中 LF356A1 为电流电压转换 为 单极性输出 LF356A2 运算放大器 起反相求和作用 即 OP07 提供的参考电压 提供偏流 I1 与 LF356A1 输出提供的偏流 I2相反 根据电路图中的电阻关系 一个输入电阻 R1为 10K 一个输入电阻 R2为 50K 反馈电阻 R3为 10K R4为阻抗匹配 为 R1 R2 R3三个电阻的并联值 即 2 5K 可知 LF356A2 的输出在 LF356A1 的基础上偏移 1 2VREF VREF为 OP07 提供的参考电压 为了降低信号输出噪声和平滑波形 在双极性输出后还增加了由两个电容构 成的低通滤波器 东华理工大学毕业设计 论文 第三章 系统的硬件设 计 14 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 14 May 2006Sheet of File E 原原 原原原 原原原原原 ddbDrawn By 8 7 2 1A LF356 8 7 2 A OP07 8 7 2 2A LF356 R 20K R2 5K R4 2 5K R1 10K R3 10K R 12K R 10K R 10K R 10K R 100K 100PC 100P OUT2 12 3 2 6 1 5 74 LF356 12 12 C 47uF C 0 1uF GND GND GND GND GND I1 I2 图 3 12 双极性输出电路 3 6 电源电路的设计 电源的精确与稳定对一个系统来说是很重要的 如果不稳定将会产生错误 的数据转化 导致测量误差 而该系统需要 5V 12V 12V三种直流电源 设 计的电路如图3 13所示 其中输入电压为交流220V 经过变压器其输出为 28V 9V 再进行整流 整流可通过四个二极管进行全波整流 也可以利用集成 整流堆来进行 同原理 后面接两个电容进行滤波 一个为电解电容 一个为 高频电容 电解电容应该要有一定裕量 否则不能起到很好的滤波效果 本电 路中使用的电解电容大小为3300uF 高频电容为0 1uF 三端稳压器 7805 7812 7912 的输出级接入两个滤波电容 用于减小因为电源波动对 系统造成的影响和滤波 其不需要采用大容量的电解电容 容量大小为220Uf 耐压为25伏 再接入0 1 F的电容 便可减少电源波动的影响 滤去纹波 并可 很好地改善负载的瞬态响应 然而 随之产生一个弊端 即当三端稳压器 7805 7812 7912 的输入出现短路时 输出端大电容上存储的电荷 将通 过集成稳压器内部放电 可能会造成内部电路的损坏 故在其间跨接一个二极 管 为放电提供放电通路 对集成稳压器起到了分流保护作用 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 26 May 2006Sheet of File F ddbDrawn By 1 2 3 4 D BRIDGE1 LL C1 0 1u C7 220u C5 3300u Vin 1 GND 2 12V 3 7812 12 220V C2 0 1u C6 3300u C8 220u Vin 2 GND 1 12V 3 7912 GNDGNDGNDGND D1 C3 0 1u C4 0 1u 12V D2 GND 东华理工大学毕业设计 论文 第四章 系统的软件设 计 16 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date 6 Jun 2006 Sheet of File C Documents and Settings user ddbDrawn By 1 2 3 4 D BRIDGE1 LL C10 0 1u Vin 1 GND 2 5V3 7805 C11 220uC9 3300u 5 220V D3 C12 0 1u GND 图 3 13 单片机系统电源电路 第 4 章 系统的软件设计 软件设计是设计中最为重要的部分 它关系到一个系统能否实现其预定的 功能 只有利用软件才能控制系统的运行 软件部分包括主程序设计和键盘扫 描子程序的设计 A D 转换子程序的设计 D A 转换子程序的设计 LED 显示子 程序的设计 数据存储子程序和延时子程序的设计 4 1 数据的定义与存储器的分配 汇编语言的特点是设计程序之前要进行软件定义和人工分配存储空间 包 括主程序 常数表格区 入口地址表的确定 各种标志 数据缓冲区 I O 口 的地址定义 本系统中主要芯片有 ADC0809 DAC0832 静态 RAM62256 以及地 址锁存器 74LS373 74LS175 等芯片 根据硬件的设计 其地址分配表如表 4 1 所示 表 4 1 系统接口芯片地址分配表 地址线状态 序 号 芯片型 号 P2 7 P2 0 P0 7 P0 0 地址 0 74LS373 000 0000H 页地址 1RAM 100 00000 00000000 东华理工大学毕业设计 论文 第四章 系统的软件设 计 17 62256 11111 111111118000H 9FFFH 每页 8K 2ADC080 9 010 000 111 4000H 4007H 八通道 3DAC083 2 110 C000H 474LS175 001 2000H 在系统硬件设计中 选择了静态存储器62256 把74LS373作为高位的地址 锁存器供A14 A13使用 这样在访问静态存储器62256时 要先向74LS373写入 页码 范围是0000H 0003H 共四页 每页对应8KB 合计4 8 32KB 其存 储的分配如下 因系统中输入通道为八通道 为了显示的方便 将八个通道的 数据放在不同的存储区 每页存储两个通道的数据 这样每个通道可采集 16 256个点 采集的