实验三 加法器及译码显示电路07.ppt_第1页
实验三 加法器及译码显示电路07.ppt_第2页
实验三 加法器及译码显示电路07.ppt_第3页
实验三 加法器及译码显示电路07.ppt_第4页
实验三 加法器及译码显示电路07.ppt_第5页
免费预览已结束,剩余1页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验四加法器及译码显示电路 一 实验目的 1 掌握二进制加法运算 2 掌握全加器的逻辑功能 3熟悉集成加法器及其使用方法 4 掌握七段译码器和数码管的使用 二 设计任务1 基本设计任务 1 设计一个一位二进制全加器 要求用74LS00 74LS86实现 2 设计一个用74LS83实现余3码至8421码的转换电路 3 用74LS248和共阴极数码管组成译码显示电路 三 实验原理 指导书129 四 实验内容及步骤1 按基本设计任务与要求设计电路 用Multisim7进行仿真 分析仿真结果 2 在实验机上安装好电路 检查实验电路无误之后接通电源 3 测试所设计的全加器的功能并验证表5 8 4 测试所设计转换器功能 表5 7实验前在逻辑图上标出被加数的数值 实验时通过开关输入余3码 通过观察发光二极管的状态 验证转换是否正确 5 在实验内容4的基础上 在进一步完成译码显示功能 6 设计一个四位BCD码加法器 满10时即进位 仿真 画出逻辑图 列出元件清单 五 实验报告要求及思考题见实验指导书 130页 A加数B被加数Z和数C0C4进位 4位二进制全加器74LS8

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论