第5章触发器2.ppt

1 第五章触发器 Chapter5Flip Flops 第一节概述第二节触发器的电路结构与动作特点 5 2 1基本RS触发器 5 2 2同步触发器 5 2 3主从触发器 5 2 4边沿触发器 5 2 5CMOS触发器第三节触发器的逻辑功能及其描述方法第四节触发器应用举例 2 上次授课内容回顾 触发器的概念 特点 分类 触发器的触发类型 直接触发 电平触发 边沿触发 基本RS触发器 与非门 基本RS触发器 同步触发器 数字电路一般工作在同一个CP下 直接触发 电平触发 同步RS触发器 同步D触发器 同步JK触发器 同步T T 触发器 3 上次授课内容回顾 同步触发器 时钟触发器 同步RS触发器同步D触发器同步JK触发器同步T触发器T 触发器 4 同步触发器 主从触发器 同步触发器的空翻现象 主从RS触发器 主从D触发器 主从JK触发器 从触发器只能输出CP 1期间 主触发器最后一次变化所得到的状态 上次授课内容回顾 5 与非门构成的基本RS FF 或非门构成的基本RS FF 同步RS触发器 C1 CP 同步D FF的惯用符号和国标符号 上次授课内容回顾 6 同步JK FF的惯用符号和国标符号 同步T FF的惯用符号和国标符号 主从RS FF的惯用符号 主从D FF的惯用符号和国标符号 上次授课内容回顾 7 主从JK FF的逻辑图 主从JK FF的特性表 S R 特性归纳 J K 0时 Qn 1 Qn J K时 Qn 1 J 三 主从JK FF 8 主从JK FF的惯用符号和国标符号 由特性表可知 其特性方程仍为 例 在下图所示的主从JK触发器电路中 若CP J K的电压波形如图所示 试求Q和端的电压波形 设 三 主从JK FF 9 注 在CP 1期间 J K信号均未发生改变 三 主从JK FF 10 二 主从JF FF的一次变化现象 例 根据CP J K信号的波形分析主 从触发器的输出规律 波形强调了CP 1期间J K是变化的 试分析三个时钟CP作用期间主 从触发器的输出变化规律 主从JK FF对照逻辑图 S R 11 主从JK FF的逻辑图 S R 0 1 0 1 1 1 0 1 0 0 1 0 1 0 打开 封锁 0 1 0 封锁 1 打开 0 1 CP 1期间JK多次变化时的情况 1 0 三 主从JK FF 12 主从JK FF的逻辑图 S R 1 0 1 0 0 0 1 0 1 1 1 0 0 1 打开 封锁 1 0 0 封锁 1 打开 1 0 CP 1期间JK多次变化时的情况 0 1 三 主从JK FF 13 三 主从JK FF 结论 当Q 0时 只有J的变化可能使Y由0变1 且只改变一次 当Q 1时 只有K的变化可能使Y由1变0 且只改变一次 这就是主从JK触发器的一次变化现象 14 例 右图示出了CP J K信号的波形 波形强调了CP 1期间J K是变化的 试分析三个时钟CP作用期间主 从触发器的输出变化规律 令Qn 0 15 主从JK FF的一次变化现象示例 结论 当Q 0时 只有J的变化可能使Y由0变1 且只改变一次 当Q 1时 只有K的变化可能使Y由1变0 且只改变一次 这就是主从JK触发器的一次变化现象 16 主从JK触发器的一次变化现象说明触发器在CP作用期间对J K的变化是敏感的 干扰信号是造成J K变化的重要原因 在CP作用期间 干扰信号相当于窄脉冲作用于J或K端 引起主触发器状态改变 主触发器记忆了干扰信号 使得主从JK触发器抗干扰能力变差 三 主从JK FF 17 从本小节可知 1 主从触发器状态的改变是在CP下降沿完成的 因而这种结构无空翻现象 2 主从触发器在CP作用期间无法抗干扰 为克服这一缺点 又出现了边沿触发器 三 主从JK FF 18 5 2 4边沿触发器 Edge triggeredFlip Flop 上升沿 下降沿 0 1 也称正边沿 1 0 也称负边沿 19 为了提高触发器的可靠性 增强抗干扰能力 希望触发器的次态仅仅取决于CP信号下降沿 或上升沿 到达时刻输入信号的状态 为实现这一设想 人们研制了各种边沿触发器 维持阻塞结构正边沿RS触发器 维持阻塞结构正边沿D触发器 利用传输延迟时间的负边沿JK触发器 利用CMOS传输门的上边沿D触发器利用CMOS传输门的上边沿JK触发器 5 2 4边沿触发器 Edge triggeredFlip Flop 20 一 维持阻塞结构正边沿触发器 1 维持阻塞正边沿RS触发器 维持阻塞正边沿RS触发器逻辑图 置1维持线 置0阻塞线 置1阻塞线 置0维持线 5 2 4边沿触发器 Edge triggeredFlip Flop 21 一 维持阻塞结构正边沿RS触发器 置1维持线 置0维持线 1 2 0 1 0 1 0 22 一 维持阻塞结构正边沿RS触发器 置0阻塞线 置1阻塞线 4 3 1 1 1 1 0 1 1 0 0 0 0 当CP 1 G3G4输出改变 且不允许 增加 线 即使S R 先后为1 G3G4组成的RS触发器不会改变状态 保证CP 1的全部时间里G3G4输出不会改变 23 一 维持阻塞结构正边沿RS触发器 0 0 1 1 1 1 0 0 是否还有约束条件 约束条件依然存在 即 RS 0 不允许 1 1 24 由分析可知 其特性方程仍为 一 维持阻塞结构正边沿RS触发器 逻辑符号 正边沿RS触发器 负边沿RS触发器 同步RS触发器 25 维持阻塞正边沿D触发器逻辑图 一 维持阻塞结构正边沿触发器 2 维持阻塞正边沿D触发器 26 维持阻塞正边沿D触发器惯用逻辑符号和国家标准逻辑符号 一 维持阻塞结构正边沿触发器 2 维持阻塞正边沿D触发器 其中 具有异步 置1 功能 具有异步 置0 功能 27 例 已知维持阻塞正边沿D触发器的CP D信号波形如下 试画出Q的波形 令 由分析可知 维持阻塞正边沿D触发器的特性方程仍为 集成维持阻塞D触发器有7474 74H74 74S74 74LS74等 它们均为双D触发器 28 二 利用传输延迟时间的负边沿JK触发器 RS触发器 其翻转时间小于门G7 G8的传输延迟时间 29 利用传输延迟时间的负边沿JK触发器逻辑图及逻辑符号 二 利用传输延迟时间的负边沿JK触发器 由分析可知 利用传输延迟时间的负边JK沿触发器的特性方程仍为 属于这种类型的集成触发器常用的型号为双JK触发器74S112 74LS112 30 例 已知负边沿JK触发器的CP J K信号波形如下 试画出Q的波形 令 31 从本小节可知 边沿触发器的共同特点是 触发器的状态仅取决于CP信号的上升或下降沿到达时的输入的逻辑状态 这一特点有效的提高了触发器的抗干扰能力 因而也提高了电路工作的可靠性 5 2 4边沿触发器 Edge triggeredFlip Flop 四 利用CMOS传输门的上边沿D触发器因为这种结构的触发器结构上与主从触发器相似 有时也称为CMOS主从D触发器 其电路结构图如下图所示 32 图5 2 21利用CMOS传输门的上边沿D触发器逻辑图 33 对上图稍加改变 用或非门取代反相器 加进置位 复位端 则成为具有异步置位 复位端的CMOS上边沿D触发器 如图所示 图5 2 22具有异步置位 复位端的上边沿D触发器逻辑图 34 双D触发器CD4013 CC4013 就是这样的触发器 其功能表和逻辑符号如下所示 表5 2 9CD4013功能表 图5 2 23CD4013图形符号 35 五 利用CMOS传输门的上边沿JK触发器CMOS边沿JK触发器是在D触发器的基础上增加转换电路而成 如图所示 图5 2 24利用CMOS传输门的上边沿JK触发器逻辑图 36 双JK触发器CD4027 CC4027 就是以该电路为主干 其功能表和惯用符号如下 表5 2 10CD4027功能表 图5 2 25CD4027图形符号 37 4 3触发器的逻辑功能及其描述方法 按逻辑功能的不同 钟控触发器可分为 RSDJKTT 描述触发器逻辑功能的方法有 特性表 特性 征 方程 状态转换图 38 4 3 1触发器按逻辑功能的分类与描述 一 RS触发器 1 特性表 凡在时钟控制下 逻辑功能符合此特性表的触发器就叫做RS触发器 39 2 特性方程 3 状态转换图 它表明Q从Qn Qn 1所需要的输入条件 综上可知 描述触发器的逻辑功能有三种方法 特性表 特性方程和状态转换图 0 1 R X S 0 R 0 S 1 R 1 S 0 R 0 S X 状态转换图可从特性表中归纳 由特性表填卡诺图得特性方程 Qn 1 S Qn RS 0 约束条件 40 凡在时钟信号作用下逻辑功能符合下表的逻辑功能者 均叫做D触发器 D触发器特性表 D触发器特性 征 方程 D触发器的状态转换图 二 D触发器 41 凡在时钟信号作用下逻辑功能符合下表的逻辑功能者 均叫做JK触发器 JK触发器特性表 JK触发器特性 征 方程 JK触发器的状态转换图 三 JK触发器 42 T触发器的逻辑功能是 当T 1时 每来一个CP信号其状态就翻转一次 而当T 0时 CP信号到达后其状态保持不变 T触发器特性表 T触发器特性 征 方程 T触发器的状态转换图 四 T T 触发器 43 在触发器的定型产品中并没有专门的T触发器 而是将JK触发器的J K输入端连在一起作为T端 若 接高电平 则有 即每次CP信号作用后触发器必发生翻转 这种触发器即为T 触发器 四 T T 触发器 44 5 3 2触发器电路结构与逻辑功能的关系 逻辑功能 着重次态 现态及输入信号之间的逻辑关系 可用特性表 特性方程或状态转换图给出 按逻辑功能的不同 可将触发器分为 RS D JK T和T 触发器等类型 而电路结构形式着重于动作特点 按电路结构形式的不同可将触发器分为 基本RS 同步 主从 边沿触发器等 同一逻辑功能的触发器可以用不同的电路结构实现 同一电路结构可以做成不同逻辑功能的触发器 45 因为JK触发器包含了RS T T 触发器的所有逻辑功能 所以目前生产的时钟控制触发器定型产品中只有JK FF和D FF两大类 4 3 3不同触发器之间的转换 46 一 D FF转换成JK FF 4 3 3不同触发器之间的转换看到此 47 二 JK FF转换为D FF的转换 转换图 4 3 3不同触发器之间的转换 48 4 4触发器的应用举例 例1 CMOS主从D FFCC4013组成图4 4 1 a 所示电路 CP为方波 其周期远大于电路中RC的乘积 分析在CP作用下 电路输出Q怎样变化 若已知 试画出Q端的波形 并标明有关参数 已知VDD 5V 反相器的阈值电压为 2 5V 图5 4 1 a 例1图 图5 4 1 b 例1波形图 49 D0 MD1 Q0Q0n 1 D0 MQ1n 1 D1 Q0n 例 单脉冲产生电路 4 4触发器的应用举例 将脉冲宽度 高电平1的时间 大于时钟周期的输入M信号转换成脉冲宽度恒定为一个CP周期的输出信号Y 50 两个JK触发器连成计数型T 触发器 分析电路 51 4 4触发器的应用举例 例2 试用触发器设计一个单脉冲发生器 用JK FF设计的单脉冲发生器电路逻辑图如下 单脉冲发生器的特点 每按动一次开关 只产生一个脉冲 脉冲宽度与按动开关的时间长短无关 每次产生的脉冲宽度为一个时钟周期 52 分析 例2 试用触发器设计一个单脉冲发生器 53 单脉冲发生器的特点 每按动一次开关 只产生一个脉冲 脉冲宽度与按动开关的时间长短无关 每次产生