第5章存储体系和结构02.ppt

第5章 5 1存储系统的组成5 2主存储器的组织5 3半导体随机存储器和只读存储器5 4主存储器的连接与控制5 5提高主存读写速度的技术5 6多体交叉存储技术5 7高速缓冲存储器5 8虚拟存储器 5 3半导体随机存储器和只读存储器 主存储器通常分为RAM和ROM两大部分 RAM可读可写 ROM只能读不能写 下面重点讨论RAM的工作原理与结构 以及ROM的基本类型 RAM randomaccessmemorySRAM StaticRAMDRAM DynamicRAMROM readonlymemory 注意 5 3半导体随机存储器和只读存储器 5 3 1RAM记忆单元电路存放一个二进制位的物理器件称为记忆单元 它是存储器的最基本构件 地址码相同的多个记忆单元构成一个存储单元 记忆单元可以由各种材料制成 但最常见的由MOS电路组成 MOS型存储器根据记忆单元的结构又可分为静态RAM和动态RAM两种 静态RAM 即SRAM StaticRAM 其存储电路以双稳态触发器为基础 动态RAM 即DRAM DynamicRAM 其存储电路以电容为基础 注意 5 3半导体随机存储器和只读存储器 六管静态MOS记忆单元电路四管动态MOS记忆单元电路单管动态记忆单元电路 2020 3 22 5 6T 指的是由六个晶体管组成 如图中的M1 M2 M3 M4 M5 M6 SRAM中的每一bit存储在由4个场效应管 M1 M2 M3 M4 构成两个交叉耦合的反相器中 另外两个场效应管 M5 M6 是存储基本单元到用于读写的位线 BitLine 的控制开关 SRAM六管结构的工作原理 2020 3 22 SRAM六管结构的工作原理 2020 3 22 7 其实CMOS静态反相器等价于一个非门 SRAMcell6T等价于SR锁存器 也就是RS触发器 writing 简单的阐释 2020 3 22 8 反相器 是一种电路器件 其输出是输入的逻辑非 如图所示的CMOS静态反相器 由两个互补的金属氧化物半导体场效应管 MOSFET 组成 源极连接在高电平的是P沟道场效应管 源极连接在低电平的是N沟道场效应管 输入电路接在两个场效应管的栅极上 输出电路从两个场效应管的连接处接出 当输入低电平 则P沟道场效应管开通 N沟道场效应管关闭 输出高电平 当输入高电平 则N沟道场效应管开通 P沟道场效应管关闭 输出低电平 这就实现了 反相 输出 反相器 2020 3 22 SRAM的设计 一个SRAM基本单元有0and1两个电平稳定状态 SRAM基本单元由两个CMOS反相器组成 两个反相器的输入 输出交叉连接 即第一个反相器的输出连接第二个反相器的输入 第二个反相器的输出连接第一个反相器的输入 这实现了两个反相器的输出状态的锁定 保存 即存储了1个位元的状态 除了6管的SRAM 其他SRAM还有8管 10管甚至每个位元使用更多的MOS的实现 这可用于实现多端口 port 的读写访问 如显存或者寄存器堆的多口SRAM电路的实现 2020 3 22 SRAM的设计 一般说来 每个基本单元用的MOS数量越少 其占用面积就越小 由于硅芯片 siliconwafer 的生产成本是相对固定的 因此SRAM基本单元的面积越小 在硅芯片上就可以制造更多的位元存储 每位元存储的成本就越低 内存基本单元使用少于6个MOS是可能的 如3管 甚至单管 但单管存储单元是DRAM 不是SRAM 2020 3 22 SRAM的设计 访问SRAM时 字线 WordLine 加高电平 使得每个基本单元的两个控制开关用的MOS管M5与M6开通 把基本单元与位线 BitLine 连通 位线用于读或写基本单元的保存的状态 虽然不是必须两条取反的位线 但是这种取反的位线有助于改善噪声容限 2020 3 22 12 SRAM的操作 SRAM的基本单元有3种状态 standby 电路处于空闲 reading 读 与writing 修改内容 SRAM的读或写模式必须分别具有 readability 可读 与 writestability 写稳定 Standby如果字线 WordLine 没有被选为高电平 那么作为控制用的M5与M6两个晶体管处于断路 把基本单元与位线隔离 由M1 M4组成的两个反相器继续保持其状态 只要保持与高 低电平的连接 2020 3 22 13 Reading假定存储的内容为1 即在Q处的电平为高 读周期之初 两根位线预充值为逻辑1 随后字线WL充高电平 使得两个访问控制MOS管M5与M6通路 第二步是保存在Q的值传递给位线BL在它预充的电位 而泻掉 BL非 预充的值 这是通过M1与M5的通路直接连到低电平使其值为逻辑0 即Q的高电平使得MOS管M1通路 在位线BL一侧 MOS管M4与M6通路 把位线连接到VDD所代表的逻辑1 M4作为P沟道场效应管 由于栅极加了 Q非 的低电平而M4通路 如果存储的内容为0 相反的电路状态将会使 BL非 为1而BL为0 只需要 BL非 与BL有一个很小的电位差 读取的放大电路将会辨识出哪根位线是1哪根是0 敏感度越高 读取速度越快 SRAM的操作 2020 3 22 14 Writin写周期之初 把要写入的状态加载到位线 如果要写入0 则设置 BL非 为1且BL为0 随后字线WL加载为高电平 位线的状态被载入SRAM的基本单元 这是通过位线输入驱动 的MOS管 被设计为比基本单元 的MOS管 更为强壮 使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态 SRAM的操作 RAM的特点 单管动态MOS存储单元电路 delitan 加入VIP 个人中心 百度首页百度文库 文档分享平台新闻网页贴吧知道音乐图片视频地图百科文库3帮助全部DOCPPTTXTPDFXLS首页分类教育文库精品文库个人认证机构合作文库VIP个人中心百度文库专业资料IT 计算机计算机硬件及网络上传文档评价文档 相关文档推荐微机原理与接口技术v20 136页免费微机原理与接口技术第四 87页免费微机原理与接口技术 第四 36页免费微机原理与接口技术 第4 29页免费微机原理与接口技术 楼顺 73页免费微机原理与接口技术第4章elsiebess上传于2016 03 10 暂无评价 3人阅读 0次下载 暂无简介 举报文档 分享到 QQ空间新浪微博人人网微信 83 加入VIP 免劵下载本文大小 2 33MB1下载券下载收藏此文档您的评论写点评论支持下文档贡献者 240发布评论用户评价暂无评论xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx 2016Baidu使用百度前必读 文库协议 网站地图xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx 半导体存储芯片简介 1 半导体存储芯片的基本结构 存储芯片片选线的作用 用16K 1位的存储芯片组成64K 8位的存储器 32片 2 半导体存储芯片的译码驱动方式 1 线选法 2 重合法 三 随机存取存储器 RAM 1 静态RAM SRAM 1 静态RAM基本电路 A 触发器非端 A触发器原端 T1 T4 静态RAM基本电路的读操作 读选择有效 静态RAM基本电路的写操作 写选择有效 2 静态RAM芯片举例 Intel2114外特性 存储容量1K 4位 Intel2114RAM矩阵 64 64 读 15 0 31 16 47 32 63 48 15 0 31 16 47 32 63 48 读写电路 读写电路 读写电路 读写电路 0 1 63 0 15 行 地 址 译 码 列 地 址 译 码 I O1 I O2 I O3 I O4 WE CS 0 0 0 0 0 0 0 0 0 0 0 16 32 48 0 16 32 48 0 16 32 48 Intel2114RAM矩阵 64 64 写 3 静态RAM读时序 4 静态RAM 2114 写时序 1 动态RAM基本单元电路 2 动态RAM DRAM 读出与原存信息相反 读出时数据线有电流为 1 写入与输入信息相同 写入时CS充电为 1 放电为 0 T 无电流 有电流 2 动态RAM芯片举例 三管动态RAM芯片 Intel1103 读 读写控制电路 三管动态RAM芯片 Intel1103 写 读写控制电路 读写控制电路 读写控制电路 单管动态RAM4116 16K 1位 外特性 4116 16K 1位 芯片读原理 63 0 0 0 4116 16K 1位 芯片写原理 63 0 3 动态RAM时序 行 列地址分开传送 写时序 数据DOUT有效 数据DIN有效 读时序 4 动态RAM刷新 刷新与行地址有关 死时间率 为128 4000 100 3 2 死区 为0 5 s 128 64 s 以128 128矩阵为例 tC tM tR 无 死区 分散刷新 存取周期为1 s 存取周期为0 5 s 0 5 s 以128 128矩阵为例 分散刷新与集中刷新相结合 异步刷新 对于128 128的存储芯片 存取周期为0 5 s 将刷新安排在指令译码阶段 不会出现 死区 死区 为0 5 s 若每隔15 6 s刷新一行 每行每隔2ms刷新一次 3 动态RAM和静态RAM的比较 四 只读存储器 ROM 1 掩模ROM MROM 行列选择线交叉处有MOS管为 1 行列选择线交叉处无MOS管为 0 2 PROM 一次性编程 3 EPROM 多次性编程 1 N型沟道浮动栅MOS电路 紫外线全部擦洗 2 2716EPROM的逻辑图和引脚 4 EEPROM 多次性编程 电可擦写 局部擦写 全部擦写 5 FlashMemory 闪速型存储器 比EEPROM快 EPROM 价格便宜集成度高 EEPROM 电可擦洗重写 具备RAM功能 用1K 4位存储芯片组成1K 8位的存储器 片 五 存储器与CPU的连接 1 存储器容量的扩展 2片 2 字扩展 增加存储字的数量 用1K 8位存储芯片组成2K 8位的存储器 片 2片 3 字 位扩展 用1K 4位存储芯片组成4K 8位的存储器 片 8片 2 存储器与CPU的连接 1 地址线的连接 2 数据线的连接 3 读 写命令线的连接 4 片选线的连接 5 合理选择存储芯片 6 其他时序 负载 例1解 1 写出对应的二进制地址码 2 确定芯片的数量及类型 A15A14A13A11A10 A7 A4A3 A0 3 分配地址线 A10 A0接2K 8位ROM的地址线 A9 A0接1K 4位RAM的地址线 4 确定片选信号 例CPU与存储器的连接图 1 写出对应的二进制地址码 2 确定芯片的数量及类型 3 分配地址线 4 确定片选信号 1片4K 8位ROM2片4K 8位RAM A11 A0接ROM和RAM的地址线 用138译码器及其他门电路 门电路自定 画出CPU和2764的连接图 要求地址为F0000H FFFFFH 并写出每片2764的地址范围 六 存储器的校验 编码的纠错 检错能力与编码的最小距离有关 L 编码的最小距离 D 检测错误的位数 C 纠正错误的位数 汉明码是具有一位纠错能力的编码 1 编码的最小距离 任意两组合法代码之间二进制位数的最少差异 汉明码的组成需增添 位检测位 检测位的位置 检测位的取值 2k n k 1 检测位的取值与该位所在的检测 小组 中承担的奇偶校验任务有关 组成汉明码的三要素 2 汉明码的组成 各检测位Ci所承担的检测小组为 gi小组独占第2i 1位 gi和gj小组共同占第2i 1 2j 1位 gi gj和gl小组共同占第2i 1 2j 1 2l 1位 例4 4 求0101按 偶校验 配置的汉明码 解 n 4 根据2k n k 1 得k 3 汉明码排序如下 C1C2C4 0 0101的汉明码为0100101 1 0 按配偶原则配置0011的汉明码 C1C2C4 100 解 n 4根据2k n k 1 取k 3 0011的汉明码为1000011 练习1 3 汉明码的纠错过程 形成新的检测位Pi 如增添3位 k 3 新的检测位为P4P2P1 以k 3为例 Pi的取值为 对于按 偶校验 配置的汉明码 不出错时P1 0 P2 0 P4 0 C1 C2 C4 其位数与增添的检测位有关 无错 有错 有错 P4P2P1 110 第6位出错 可纠正为0100101 故要求传送的信息为0101 纠错过程如下 解 练习 P4P2P1 100 第4位错 可不纠 配奇的汉明码为0101011 5 3半导体随机存储器和只读存储器 5 3 2动态RAM的刷新1 刷新间隔前面已经说过 为了维持MOS型动态记忆单元的存储信息 每隔一定时间必须对存储体中的所有记忆单元的栅极电容补充电荷 这个过程就是刷新 一般选定MOS型动态存储器允许的最大刷新间隔为2ms 也就是说 应在2ms内 将全部存储体刷新一遍 5 3半导体随机存储器和只读存储器 值得一提的是 刷新和重写 再生 是两个完全不同的概念 切不可加以混淆 重写是随机的 某个存储单元只有在破坏性读出之后才需要重写 而刷新是定时的 即使许多记忆单元长期未被访问 若不及时补充电荷的话 信息也会丢失 重写一般是按存储单元进行的 而刷新通常以存储体矩阵中的一行为单位进行的 2 刷新方式常见的刷新方式有集中式 分散式和异步式三种 5 3半导体随机存储器和只读存储器 例如 对具有1024个记忆单元 排列成32 32矩阵 的存储芯片进行刷新 刷新是按行进行的 且每刷新一行占用一个存取周期 存取周期为500ns 0 5 s 5 3半导体随机存储器和只读存储器 1 集中刷新方式在允许的最大刷新间隔内 按照存储芯片容量的大小集中安排若干个刷新周期 刷新时停止读写操作 刷新时间 存储体矩阵行数 刷新周期这里刷新周期是指刷新一行所需要的时间 由于刷新过程就是 假读 的过程 所以刷新周期就等于存取周期 5 3半导体随机存储器和只读存储器 在最大刷新间隔2ms内共可以安排4000个存取周期 从0 3967个周期内进行读 写操作或保持 而从3968 3999这最后32个周期集中安排刷新操作 5 3半导体随机存储器和只读存储器 集中刷新方式的优点是读 写操作时不受刷新工作的影响 因此系统的存取速度比较高 缺点是在集中刷新期间必须停止读 写 这一段时间称为 死区 而且存储容量越大 死区就越长 5 3半导体随机存储器和只读存储器 2 分散刷新方式分散刷新是指把刷新操作分散到每个存取周期内进行 此时系统的存取周期被分为两部分 前一部分时间进行读 写操作或保持 后一部分时间进行刷新操作 一个系统存取周期内刷新存储矩阵中的一行 5 3半导体随机存储器和只读存储器 分散刷新方式没有死区 但是 它也有很明显的缺点 第一是加长了系统的存取周期 如存储芯片的存取周期为0 5 s 则系统的存取周期应为1 s 降低了整机的速度 第二是刷新过于频繁 本例中每32 s就重复刷新一遍 尤其是当存储容量比较小的情况下 没有充分利用所允许的最大刷新间隔 2ms 5 3半导体随机存储器和只读存储器 3 异步刷新方式异步刷新方式可以看成前述两种方式的结合 它充分利用了最大刷新间隔时间 把刷新操作平均分配到整个最大刷新间隔时间内进行 故有 相邻两行的刷新间隔 最大刷新间隔时间 行数 5 3半导体随机存储器和只读存储器 对于32 32矩阵 在2ms内需要将32行刷新一遍 所以相邻两行的刷新时间间隔 2ms 32 62 5 s 即每隔62 5 s安排一个刷新周期 在刷新时封锁读 写 5 3半导体随机存储器和只读存储器 异步刷新方式虽然也有死区 但比集中刷新方式的死区小得多 仅为0 5 s 这样可以避免使CPU连续等待过长的时间 而且减少了刷新次数 是比较实用的一种刷新方式 5 3半导体随机存储器和只读存储器 3 刷新控制MOS型动态RAM的刷新要注意几个问题 刷新对CPU是透明的 刷新通常是一行一行地进行的 每一行中各记忆单元同时被刷新 故刷新操作时仅需要行地址 不需要列地址 刷新操作类似于读出操作 因为所有芯片同时被刷新 所以在考虑刷新问题时 应当从单个芯片的存储容量着手 而不是从整个存储器的容量着手 5 3半导体随机存储器和只读存储器 5 3 3RAM芯片分析1 RAM芯片存储芯片通过地址线 数据线和控制线与外部连接 地址线是单向输入的 其数目与芯片容量有关 如容量为1024 4时 地址线有10根 容量为64K 1时 地址线有16根 数据线是双向的 既可输入 也可输出 其数目与数据位数有关 如1024 4的芯片 数据线有4根 64K 1的芯片 数据线只有1根 控制线主要有读 写控制线 或写允许线 和片选线两种 读 写控制线是用来决定芯片是进行读操作还是写操作的 片选线是用来决定该芯片是否被选中的 5 3半导体随机存储器和只读存储器 由于DRAM芯片集成度高 容量大 为了减少芯片引脚数量 DRAM芯片把地址线分成相等的两部分 分两次从相同的引脚送入 两次输入的地址分别称为行地址和列地址 行地址由行地址选通信号送入存储芯片 列地址由列地址选通信号送入存储芯片 由于采用了地址复用技术 因此 DRAM芯片每增加一条地址线 实际上是增加了两位地址 也即增加了4倍的容量 5 3半导体随机存储器和只读存储器 2 地址译码方式地址译码电路能把地址线送来的地址信号翻译成对应存储单元的选择信号 1 单译码方式单译码方式又称字选法 它所对应的存储器结构是字结构的 容量为M个字的存储器 M个字 每字b位 排列成M行 b列的矩阵 矩阵的每一行对应一个字 有一条公用的选择线wi 字线 字线选中某一行时 同一行中的各位就都被选中 由读写电路对被选中的各位实施读出或写入操作 5 3半导体随机存储器和只读存储器 字结构的优点是结构简单 缺点是使用的外围电路多 成本昂贵 更严重的是 当字数大大超过位数时 存储器会形成纵向很长而横向很窄的不合理结构 所以这种方式只适用于容量不大的存储器 5 3半导体随机存储器和只读存储器 2 双译码方式双译码方式又称为重合法 通常是把K位地址码分成接近相等的两段 一段用于水平方向作X地址线 供X地址译码器译码 一段用于垂直方向作Y地址线 供Y地址译码器译码 X和Y两个方向的选择线在存储体内部的一个记忆单元上交叉 以选择相应的记忆单元 5 3半导体随机存储器和只读存储器 双译码方式对应的存储芯片结构可以是位结构的 则在Z方向上重叠b个芯片 也可以是字段结构的 5 3半导体随机存储器和只读存储器 对于字段结构的存储芯片 行选择线为M s根 列选择线为s K位地址线也要划分为两部分 Kx log2M s Ky log2s 双译码方式与单译码方式相比 减少了选择线数目和驱动器数目 存储容量越大 这两种方式的差异越明显 5 3半导体随机存储5和只读存储器 3 RAM的读 写时序 1 SRAM读 写时序读周期表示对该芯片进行两次连续读操作的最小间隔时间 在此期间 地址输入信息不允许改变 片选信号CS在地址有效之后变为有效 使芯片被选中 最后在数据线上得到读出的信号 写允许信号WE在读周期中保持高电平 写周期与读周期相似 但除了要加地址和片选信号外 还要加一个低电平有效的写入脉冲WE 并提供写入数据 5 3半导体随机存储器和只读存储器 5 3半导体随机存储器和只读存储器 2 DRAM读 写时序 5 3半导体随机存储器和只读存储器 5 3 4半导体只读存储器 ROM ROM的最大优点是具有非易失性 即使电源断电 ROM中存储的信息也不会丢失 1 ROM的类型ROM工作时只能读出 不能写入 那么ROM中的内容是如何事先存入的呢 我们把向R