VHDL电路设计.ppt_第1页
VHDL电路设计.ppt_第2页
VHDL电路设计.ppt_第3页
VHDL电路设计.ppt_第4页
VHDL电路设计.ppt_第5页
已阅读5页,还剩28页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

VHDL电路设计 VHDL电路设计说课稿 EDA技术与VHDL实用教程 主要内容 七部分内容 二 课程特色 一 课程设置 六 微观教学设计 四 课程总体设计 三 教学团队与教学资源 五 教学方法 七 教学效果 VHDL电路设计说课稿 一 课程的设置 课程的性质 电子行业典型工作过程 就业岗位 学习领域 应用电子专业课程体系重构 EDA技术与VHDL实用教程 VHDL电路设计 EDA技术 即电子设计自动化技术以计算机为工作平台 以EDA软件工具为开发环境 以硬件描述语言VHDL为设计语言 以可编程器件FPGA CPLD为实验载体 以ASIC SOC芯片为目标器件 以电子系统设计为应用方向的电子产品自动化设计过程 QUARTUS 等软件和VHDL等源程序 FPGA CPLD芯片 ASIC SOC芯片 一 课程的设置 课程的性质 EDA技术与VHDL实用教程 传统电路设计流程 EDA设计流程 编程下载至芯片 焊接安装 调试 一 课程的设置 课程的性质 1 实践性 2 技术性 3 专业性 VHDL电路设计说课稿 一 课程的设置 课程的性质 代表电子设计技术和应用技术的发展方向 已经广泛应用于社会的各个领域 EDA技术及应用 应用电子专业职业选修课 VHDL电路设计说课稿 一 课程的设置 课程的地位及作用 VHDL电路设计说课稿 一 课程的设置 课程任务和课程目标 根据项目需要选择合适的CPLD FPGA 掌握Quartus 原理图输入设计方法 掌握基于Quartus 的VHDL设计方法 完成综合项目的设计 完成数字电子技术课程基本电路的设计 培养学生严谨 务实 创新和团结协作的精神 目标 VHDL电路设计说课稿 二 课程特色 教学理念 产品开发 企业文化 技术资料的检索能力 EDA器件的选配能力 仿真和开发工具的使用能力 基本电路配置及设计能力 电路的测试与分析能力 产品的制作能力 认真严谨 求真务实 团结协作 遵纪守法 吃苦耐劳 开拓创新 基于EDA技术的能力分解 基于企业的素质分解 突出职业能力 注重职业素养 VHDL电路设计说课稿 二 课程特色 教学思路 应用性 常用电路 电子系统 很快产生兴趣 模块化 项目为导向的模块化教学单元 实践性 理论实践密切结合 完整性 每个教学模块完成一个电路或小型电子系统 铺垫性 基本项目是后续项目的子项目 层次性 由简到难 培养岗位所需要的基本专业素养 EDA知识点渗透到项目开发过程 学以致用 满足不同职业岗位需求 工程设计 工程实施岗位需求的任务分解 设计思路 设计目的 二 课程特色 教学内容选取的依据 根据培养对象 前导课程以及EDA课程的特点 实验 和实训条件 本课程在内容的选取上注重应用性 以常用的目标电路或小型电子系统电路设计为导向贯穿EDA知识点的学习 在教学内容次序安排上由简到难 理论实践交替进行 注重职业素养和企业文化需求能力的培养 教学内容选取的针对性 二 课程特色 教学内容的选取 VHDL电路设计 VHDL电路设计说课稿 二 课程特色 教学模式 主要教学模式 以电子电路或小型电子系统实现为任务驱动的模块化教学 以及理论和实验 实训相互关联 相互渗透的教学模式 二 课程特色 教学模式的实施 电路或程序设计 设计方法或VHDL语法 逻辑功能划分 典型电子电路或小型电子系统 电路或电子系统完成 教学模块 实物加载测试 功能时序测试 完成电路设计 理论 实验 VHDL电路设计说课稿 三 教学团队与教学资源 教学团队建设情况 副高以上68 中级职称20 初级职称10 45岁以上20 30 45岁70 30岁以下10 学历结构 均为本科以上学历 6名教师具有研究生学历 占30 双师结构 教师 双师 100 VHDL电路设计说课稿 三 教学团队与教学资源 教材分析 正在使用的理论教材 曾经使用的理论教材 VHDL电路设计说课稿 三 教学团队与教学资源 教材分析 实验实训教材 VHDL电路设计说课稿 三 教学团队与教学资源 教学资源建设 硬件资源 VHDL电路设计说课稿 三 教学团队与教学资源 教学资源建设 软件资源 各章节配套习题 案例 理论教学大纲 实验实训指导册 配套的电子教案 试验教学大纲 满足学习需要 VHDL电路设计说课稿 四 课程总体设计 教学单元分配及任务项目选择 EDA技术概述 EDA综合设计项目 基于QUARTUS 的VHDL设计提高 基于QUARTUS 的VHDL设计入门 QUARTUS 原理图输入设计 EDA技术及应用理论 2个子模块 2个子模块 3个子模块 5个子模块 3个子模块 4课时 4课时 6课时 10课时 6课时 实验 2个实验项目 3个实验项目 5个实验项目 3个实验项目 设计实训 6课时 10课时 6课时 8课时 4课时 四 课程总体设计 教学单元的重点 难点 VHDL电路设计说课稿 四 课程总体设计 考核方案 VHDL电路设计说课稿 五 教学方法 教学环节 基本实验 理论教学 电子作品制作 综合实验 扩展实验 讲授 指导 课外指导 讲授 指导 VHDL电路设计说课稿 五 教学方法 教学手段 1 任务驱动法 2 多媒体课件教学 3 开放式实验室教学 4 提供网络资源 以每个模块要实现的电路功能作为切入点 分析需求 引入教学知识点 完成电路或系统的设计目标 针对多媒体课件具有条理分明 信息量大 便于演示 是理论教学的主要手段 引导学生利用网络等开放资源自主学习 及时了解EDA技术的发展方向 培养学生利用网络查阅资料 收集资料的能力 通过实验室的定期开放 专人管理 不仅可以提高实验室设备的利用率 也为学生课余实验完成提供保障 六 微观教学设计 微观教学单元 VHDL电路设计说课稿 六 微观教学设计 VHDL电路设计说课稿 2 怎么做 系统分析 重点 8分钟 M0 a0 b0M1 a1b0 a0 b1M2 a1 b1 进位C1M3 进位C2 六 微观教学设计 设计一个两位二进制乘法器 1 做什么 2分钟 VHDL电路设计说课稿 1 底层电路半加器的设计 15分钟 写出半加器真值表 由真值表写出逻辑表达式s aXORbc aANDb 六 微观教学设计 3 跟我做 VHDL电路设计说课稿 根据半加器逻辑表达式用原理图设计半加器 六 微观教学设计 VHDL电路设计说课稿 2 顶层乘法器的设计 难点 20分钟 六 微观教学设计 VHDL电路设计说课稿 3 顶层乘法器的设

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论