《存储器讲义》PPT课件.ppt

存储器 半导体存储器的分类及特点随机存取存储器RAM只读存储器ROM主存储器的设计 存储器的分类及特点 存储器的分类 按记忆材料分类磁 光存储器半导体存储器按CPU与存储器的耦合程序内存储器 半导体存储器外存储器 磁 光存储器按存储器的读写功能读写存储器 RWM Read WriteMemory 只读存储器 ROM ReadOnlyMemory 存储器的分类及特点 存储器的分类 按照数据存取方式直接存取存储器 DAM DirectAccessMemory 顺序存取存储器 SAM SequentialAccessMemory 随机存取存储器 RAM RandomAcessMemory 存储器的分类及特点 存储器的分类 按器件原理分类双极性TTL器件存储器相对速度快 功耗大 集成度低单极性MOS器件存储器相对速度低 功耗小 集成度高按存储原理分类随机存取存储器 RAM RandomAcessMemory 易失性存储器 掉电丢失数据仅读存储器 ROM ReadOnlyMemory 非易失性存储器 掉电保持数据 存储器的分类及特点 存储器的存储量 bit 用二进制位定义存储量Byte 用二进制字节定义存储量常用单位字节 B Byte 千字节 KB KiloByte 兆字节 MB MegaByte 吉字节 GB GigaByte 单位换算1KB 1024B1MB 1024KB1GB 1024MB 存储器的分类及特点 半导体存储器的性能指标 存储器存取时间CPU与存储器单元间读写数据所需时间存储器工作功耗存储器单元工作功耗存储器芯片工作功耗存储器工作电源TTL器件时 工作电源为 5VMOS器件时 工作电源为 3V 18V RAM 随机存取存储器 RAM的类型 RAM具有读写功能 在计算机中大量使用静态SRAM StaticRAM 相对集成度低外围控制电路简单多用于单板机的数据存储动态DRAM DynamicRAM 相对集成度高外围控制电路复杂多用于系统机中的程序 数据存储 SRAM 随机存取存储器 静态SRAM存储位结构图 存储单元由6个MOS场效应管组成触发器锁存方式 SRAM 随机存取存储器 SRAM芯片内部原理图 SRAM 随机存取存储器 SRAM常用芯片及存储量 SRAM 2147存储量 4096 1 4096bit 0 5KBSRAM 2114存储量 1024 4 4096bit 0 5KBSRAM 6116存储量 2048 8 18Kbit 2KBSRAM 6264存储量 8K 8 64Kbit 8KB SRAM 随机存取存储器 SRAM芯片的引脚特点 字线An接地址总线AB位线Dn接数据总线DB片选线 CS由AB线译码产生读写线 OE WE由控制线 RD WR控制 AB DB VCC GND RD WR OE WE CS A0 An D0 Dn 译码电路 SRAM 随机存取存储器 SRAM芯片6264介绍 存储量字线 13条 213 8KA0 A12位线 8条 D0 D7存储量 8K 8 64Kbit 8KB片选线 CE1 L且CE2 H读写线读有效 WE H且 OE L写有效 WE L且 OE HORL SRAM 随机存取存储器 6264中片选线 CE1 CE2的应用 提供两条片选线是为了应用时控制方式多样 CE1CE2 CE1CE2 GND VCC CE1接低 CE2控制 CE1接高 CE1控制 6264 6264 SRAM 随机存取存储器 6264中读写线 WE OE的应用 读写线为两条是为不同型号CPU服务MOTOROLA的68系列CPU的读写线为一条R W6805CPU与6264SRAM的接线图如下 R W WE OE GND 6805CPU 6264SRAM 读 R W H WE H OE L写 R W L WE L OE L 6805 6264 SRAM 随机存取存储器 6264中读写线 WE OE的应用 读写线为两条是为不同CPU服务IENTEL的80系列CPU的读写线为二条 RD WR8086CPU与6264SRAM的接线图如下 WE OE 8086CPU 6264SRAM 读 RD L WR H WE H OE L写 RD H WR L WE L OE L 8086 6264 WR RD DRAM 随机存取存储器 动态DRAM存储位结构图 存储单元由1个MOS场效应管加电容组成电荷方式 DRAM 随机存取存储器 DRAM存储器的特殊性 在读取数据时 电容电荷量减少由于电容漏电 电容电荷量减少为保持电容电荷量 应定时充电DRAM需要外围刷新控制器注 DRAM刷新控制器一般由专用刷新控制器芯片或者DMA可编程芯片构成 DRAM 随机存取存储器 DRAM芯片2164介绍 存储量64K 1字线 8A0 A7采用地址线复用技术解决寻址所需16条地址线位线 2DinDout读写数据使用不同的数据口控制线列地址选通控制线CAS行地址选通控制线RAS写数据控制线 WE读数据控制由外围芯片产生 A0 A7 RAS CAS WEDinDout 存储器的组织 存储空间的概念 CPU可寻址存储器空间由CPU提供的地址线确定例 8086CPU寻址空间为1MB存储器系统存储空间由计算机系统需求确定例 选用内存条为256MB存储器芯片存储空间由存储器芯片型号确定例 6264芯片的存储量为8KB 存储器的组织 系统存储空间与存储芯片 芯片存储容量 N 字线 M 位线 N M 单位bit N M 8 单位Byte 系统存储空间与芯片数 T 芯片数 T 总容量 Byte N M 8 bit 例 用2114SRAM组成4KB系统RAM单片容量 N M 1024 4 4K 0 5KB所需片数 4KB 0 5KB 8片注 地址线与字线的关系 字线 2地址线 存储器的组织 存储器组织中的芯片串联 定义 串联即扩展存储器芯片的位线 例 用2114构成1KB内存储器空间 DBCPUAB D0 D32114 CE D4 D72114 CE A0 A9 D0 D7 D4 D7 D0 D3 存储器的组织串联 2114字线 A0 A9共10条2114位线 I O0 I O3共4条2114有N 210 1K M 4注 构成1KB的存储器 字线够 位线不够仅需扩展位线 用2片21142片2114的片内地址线A0 A9与CPU的地址线A0 A9相连2片2114的片选线 CE相连后接CPU的译码电路2114 1 的片内数据线I O0 I O3接CPU的数据线D0 D32114 2 的片内数据线I O0 I O3接CPU的数据线D4 D7 存储器的组织 存储器组织中的芯片并联 定义 并联即扩展存储器芯片的字线 例 用6264构成16KB内存储器空间 DBCPUA13AB 译码器 6264 CE 6264 CE A0 A12 D0 AD7 D0 AD7 D0 AD7 存储器的组织并联 6264字线 A0 A12共13条6264位线 I O0 I O7共8条6264有N 213 8K M 8注 构成16KB存储器 字线不够 位线够仅需扩展字线 用2片62642片6264的片内地址线A0 A12与CPU的地址线A0 A12相连2片6264的片内数据线I O0 I O7与CPU的数据线D0 D7相连16KB存储器需要14条地址线 用A13接译码器输入 输出接6264 1 的 CE及6264 2 的 CE 存储器的组织 RAM和ROM的应用特点 在PC机中ROM 存储监控程序 BIOS RAM 存储应用程序及数据在单片机中ROM 存储控制程序RAM 存放数据在计算机系统中若无ROM根本不能工作 必要条件若有RAM能工作得更好 充分条件 ROM 只读存储器 ROM的类型 固定掩膜ROM生产厂家编程 不能修改 用于大批量定型产品一次编程ROM仅能写入一次编程 不能修改 用于小批量产品多次编程ROM能多次编程写入 可以修改用于产品开发 ROM 只读存储器 多次编程ROM的类型 光擦除只读存储器EPROM先用紫外线照射擦除 再用电编程写入电擦写只读存储器EEPROM先用电先擦除 再用电编程写入闪烁存储器FlashEEPROM其基本原理同EEPROM 擦写速度快 有RAM的写入速度和ROM的功能 ROM 只读存储器 EPROM应用过程 将源程汇编为机器码文件将机器码文件数据写入EPROM芯片将EPROM芯片装入系统运行调试若程序有问题从系统中取出EPROM芯片用紫外线擦除器清EPROM芯片数据修改源程序功能重复上述过程 完成程序功能 ROM 只读存储器 EEPROM应用过程 将EEPROM芯片装入系统将源程汇编为机器码文件将机器码文件数据写入EEPROM芯片若程序有问题修改源程序功能从新下载机器码数据到EEPROM芯片重复上述过程 完成程序功能 ROM 只读存储器 EPROM2732芯片介绍 引脚特性地址线A0 A11共12条 寻址4K个存储单元数据线D0 D7共8条 每单元数据为8bit片内存储量 N M 4KB控制线片选控制线 CE L有效读取控制线 OE L有效编程控制线Vpp H有效 主存储器的设计 存储器芯片的选择 芯片容量选择根据计算机系统存储容量选择芯片型号根据系统存储需求选择ROM RAM容量根据系统存储特点选择EPROM EEPROM SRAM DROM芯片速度选择根据CPU读写速度选择合理的存储芯片存储芯片的读写速度和价格有关芯片功耗选择根据计算机系统对功耗的要求选择存储芯片存储芯片的功耗和价格有关 主存储器的设计 存储器芯片与CPU的连接 连接线地址总线AB 数据总线DB 控制总线CB注意点CPU的地址 数据复用线与存储器的地址 数据线的连接CPU的地址线 控制线与存储器的片选线的连接CPU的R W控制线与存储器的R W线的连接 主存储器的设计 存储器芯片片选控制方式 线选法CPU的某条地址线直接接存储器芯片的片选端缺点 各存储器芯片地址范围不连续部分译码法CPU的部分地址线参加译码特点 一个存储器单元有多个地址值全译码法CPU的全部地址线参加译码特点 一个存储器单元仅有一个地址值 主存储器的设计 线选法的应用 主存储器的设计 部分译码法的应用 例 271页 由Z80CPU与1KBROM 1KBRAM构成的计算机系统方框图如下 用部分译码法 求出ROM RAM内存储器中的地址范围 DB MREQA10Z80CPUAB 译码器 1KBROM CS 1KBRAM CS 主存储器的设计 部分译码法的应用 芯片存储量与片内地址 数据线ROM 存储量1KB地址线A0 A9 数据线D0 D7RAM 存储量1KB地址线A0 A9 数据线D0 D7内存储器容量与CPU地址 数据线存储量2KB 需要11条CPU地址线地址线A0 A9及A10 A15中的一条CPU数据线D0 D7直接存储器数据线D0 D7注 此例中CPU地址线用A10 主存储器的设计 部分译码法的应用 片选控制 MREQ L A10 L时 ROM片选 CS有效 MREQ L A10 H时 RAM片选 CS有效真值表 译码电路 271页 主存储器的设计 部分译码法的应用 1KBROM芯片存储范围图 当A15 A14 A13 A12 A11 00000时IKBRAM存储范围为0000H 03FFH当A15 A14 A13 A12 A11 11111时IKBRAM存储范围为F800H FBFFH由于A11 A15共5条地址线未参加译码 每个存储单元的地址重码25 32个 主存储器的设计 部分译码法的应用 1KBRAM芯片存储范围图 当A15 A14 A13 A12 A11 00000时IKBRAM存储范围为0400H 07FFH当A15 A14 A13 A12 A11 11111时IKBRAM存储范围为FC00H FFFFH由于A11 A15共5条地址线未参加译码 每个存储单元的地址重码25 32个 问 若选择A11作译码输入 1KBROM芯片存储范围图 1KBRAM芯片存储范围图 范围为0000H 04FFH 范围为0800H 0BFFH 主存储器的设计 全译码法的应用 例 273页 由Z80CPU与8KBROM 4KBRAM构成的计算机系统方框如图 用全译码方式 求出ROM RAM在内存储器中的地址范围 主存储器的设计 全译码法的应用 芯片存储量片内地址 数据线ROM2732 存储量4KB地址线A0 A11 数据线D0 D7RAM6116 存储量2KB地址线A0 A10 数据线D0 D7内存储器容量与CPU地址 数据线存储量12KB 需要14条CPU地址线其中ROM2732为8KB 用2片2732RAM6116为4KB 用2片6116CPU地址线A0 A15全用 主存储器的设计 全译码法的应用 片选控制ROM2732的片内地址线为A0 A11 片选地址线A12 A15参加片选译码RAM6116的片内地址线为A0 A10 片选地址线A11 A15参加片选译码A12 A13 A14经三 八译码器产生片选控制 Y0控制2732 1 Y1控制2732 2 Y2 L且A11 L时 控制6116 1 Y2 L且A11 H时 控制6116 2 A15 G2A L MREQ G