数字电路逻辑设计期中试题.doc_第1页
数字电路逻辑设计期中试题.doc_第2页
数字电路逻辑设计期中试题.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

一、选择题：1、16位输入的二进制编码器，其输出端有()位。A. 256B. 3C. 4D. 1282、在CP()时主从R-S触发器的主触发器接收输入信号。A. 01B. 1C. 10D. 03、若将一TTL同或门（输入端为A、B）当作反相器使用，则A、B 端应( )连接。A. A或B中有一个接1 B. A或B中有一个接0 C. A和B并联使用 D. 不能实现4、在下图所示电路中，实现 的电路为（ ）。5、74160为同步十进制计数器。下图所示计数器的模值为_。（74160功能表见试卷最后）A. 无法判定B. 85C. 84D. 108 二、填空 1函数F1的对偶式 函数F2的反演式 。 2代码转换。 （D4）16=（ ）10进制 =（ ）8421BCD码 =（ ）余3码=（ ）2进制3、n变量的逻辑函数最多包含 个最小项，一个包含n变量的最小项有 个相邻最小项。4、一个四位的二进制加法计数器，由0000状态开始，经过62 个输入脉冲后，此计数器的状态为 。5、利用四位二进制集成计数器(其输出为Q3Q2Q1Q0)组成十二进制计数器时，如用异步清零，则清零逻辑CR = 。6、由n个D触发器构成的环形计数器，其有效计数状态共有 个。7、若将一个频率为10kHz的矩形波，变换成为一个1kHz的矩形波，应采用 电路。8、TTL或非门多余输入端的处理是 。9、三态门的输出端可以并接，但三态门的控制端所加的控制信号电平只能使其中 个门处于工作状态，而其余输出端相并联的三态门均处于 状态。三化简： 1用代数法将函数 F= 化简为最简与或式。 2用卡诺图法化简函数F=F1+F2，并写出最简的与非表达式。已知F1、F2的表达式如下：F1=F2=四、分析下面电路，写出逻辑功能。五、试用4选1数据选择器设计一组合电路。从电路的输入端（A，B，C，D）输入余3BCD码，输出为F。当输入十进制数码0，2，4，5，7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。（输入端允许用反变量）六、如下图所示电路，F1是JK触发器，F2是D触发器，起始态均为0，试画出在CP操作下Q1、Q2的波形七、试分析下图所示同步时序电路，要求写出分析过程，画出完整的状态转移图，并说明电路的逻辑功能。八、某数字信号处理系统的振荡器时钟频率为20MHz, 系统中部分电路需要使用2 MHz的时钟脉冲。试用74161器件，分别采用清零法和置位法设计一个分频器电路，能够从20MHz的输入时钟获得2MHz的时钟信号输出。九、已知集成移位寄存器74195
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论