英文翻译最新 - 副本.doc

第五章 这一章主要讲前置分频器的设计。我们先后对传统的分频器设计技术以及加强型高速、低功耗、鲁棒相位转换的前置分频器进行了总结。并且对这种新型前置分频器的分析和设计作了详细阐述。5.1 前置分频器的结构前置分频器的体系结构包含在频率合成器的循环回路中，如图 3-1 所示。它实际上是高速分频器。例如，在0.35um CMOS 2.4 GHz 的锁相环中，LC- VCO 摆动在 2AGHz，但应用标准数字的结构的分频器只能工作在小于 400 MHz的频率。为了缩小速度差距，我们需要一种特别设计的高速分频器。在一种可调的锁相环中，前置分频器通常是双模或多模的。5.1.1 传统分频器传统的双模前置分频器 1-7 使用双模量作为其输入阶段的同步计数器。图 5-1 显示4/5分频、3/4 分频和2/3 分频的传统同步计数器分频器。这些计数器中的触发器通常是特高速的。 图5-1传统前置分频器的同步计数器图 5-2 描述了传统的32/33分频器。它包括一个4/5 分频的同步计数器和8 分频异步计数器。当输入的分频模式控制 输入（MC）为高电平时，前置分频器的分频比是32。否则，分频比33 。对于前置分频器而言，用于输入阶段的三个触发器工作在最高输入频率，因此消耗较大功率。此外，和基于相同触发器的异步二分频的分频器比较，此同步计数器由于在反馈回路中有额外的传输门，所以可以只工作在低输入频率的情况下。2/3分频或3/4分频的计数器本身所消耗的功率比4/5分频的要少，但以下阶段必须运行于更高的频率，2/3分频的或3/4分频的选择时机是的更为重要的 。 图 5-2 传统的32/33前置分频器如图3-1所示，双模分频器(P/P+1)由两个可以编程计数器M和A组成，这两个计数器都应用标准数字单元来实现可编程分频，分频比例为MP+A。这种机制的限制是低分频比例为p（P-1）.为了消除这一限制，双模预分频器经常用来提供更灵活的分频率比例。一个广泛使用的机制是级联一定数量的2/3阶。例如，文献8中九阶级联，任何在512和1024之间的分频率都能通过外部控制信号实现。有时这种双模分频器也设计成实现一定范围的分频率的分频器用于特殊的场合。例如，文献【11】中提到的频率在220225之间的HIPERLAN频率合成器。5.1.2 相位转换前置分频器相位转换的体系结构是由Craninckx和Steyaert首次提出的，目的在于提高最高工作频率并减少功率损耗。图 5-3 显示的是使用现有的相位转换技术的前置分频器框图。它有两个2分频的级联电路，并且只有第一个触发器运行在最高输入频率。第二个主从触发器以二分之一输入频率运行，并生成四相输出。也即，输入相位，正交相位以及他们的反相信号 13。 每个输出信号比其他的落后一个信号周期。在任何连续时间，这四个信号中只有一个通过四选一多路选择器连接到 Y 。如果我们适当的把Y从I转向Q，它相当于延长一个输入周期并且增加瞬时分频比(从到Y)。图 5-3所示的整个前置分频器，如果模式控制 （MC） 是高电平，每来一个输出周期相位转换就会发生，并且分频比（从）是4N + 1。否则的话，来一个输出周期没有相位转换，那么分频比就是4N。 图 5-3 现有的相位开关频器因为相位转换分频器在最高频率输入时只有第一个触发器工作，所以同样速度的的分频器可以作为一个异步分频器。尽管相位转换结构和传统的相比有以上提到的优势，但它可能产生小故障。图5-4显示了正确（情况1）和错误的（情况2）转换时序窗口。在图5-4中，当开关Y从I转换到Q正好在I和Q在时序处于同一逻辑水平时，瞬间分频就从4增长到了5.但是，当错误的时序转换发生在I和Q处于不同的逻辑水平时，它的输出就产生了一个小故障。这个故障能够引起接下来的N个计数器计数错误。在文献【13】-【16】中相位转换分频很被推崇，并且为移除这些小故障做了许多重要的工作。如【14】所概括的，使用了一个长升时MUX信号，但是因为过程变量的敏感性使得它不够强壮。【15】中使用了MUX反馈机制，但是它降低了运行速度。文献【16】使用了同步触发器来重定位MUX控制信号。同样，【14】中使用了一个重定时电路，但这很不幸地增加了电路的复杂度和功耗及面积。带有同步重定时的转换器运行中仍旧不是很稳定，因为很难让电路有这样高的速度而且电路中实现如此苛刻的时间要求也很难。多模前置分频器也可以应用于基于相位转换的14, 17阶段。例如，对于DCS 1800 的频率合成器在 17中的分频比是 64-71 。 图 5-4 两种对立情况的开关时间图形 图 5-5 2 ILFD 的示意图 5.1.3 注入锁定分频器为了进一步与LC 压控振荡器的振荡频率竞争，一种被称为注入锁定分频器 (ILFD) 的模拟分频器可应用于 12 18-21。它的工作频率随功率消耗而变化。在文学中也可调查到基于LC VCO 的和环形 VCO的 ILFD。图 5-5显示的是基于 LC VCO 2 分频ILFD。它也可以与 LC VCO 程序同时运转以拓宽其运行频段。除了小的输入带宽，ILFD 处理小变化是非常敏感的，它只有和相位转换体系结构结合才能进行编程。5.1.4前置分频器的总结和比较这种分频器是一个高速分频器，它的速度瓶颈是高频锁相环。传统的数字分频器的速度限制主要在输入计数器，它只有触发器切换速度的一半。此外，传统的分频器功耗高占面积大。为了增加触发器的切换速度，设计者限制了内部的数字转换触发器。但是分频器的残留相位噪声随着内部小电压的转换而增长。在第 2 章中讨论的，相位转换分频器可以被视为一种多相 VCO和固有的小数分频器的衍生物。它工作快速可达到并且可节省电力。相位转换分频器存在的主要问题是可能的故障和当前的 glitchremoving技术并不可靠,且消耗功率大。超级谐波ILFD是一个低功耗的模拟分频器，能够工作在VCO的自激振荡频率的n倍，其中N是超级谐波的阶数。在文献【12】中基于LC-VCO的的n就是，在【21】中n等于环行振荡器的阶数。ILFD的缺点就是有小的输入频率变动，不可编程性以及对波动很敏感。但是，当我们把吧ILFD和相位转换技术结合在一起，我们可以设计一个速度非常高且可编程的分频器。注意在无线电频率级，数字和模拟的界限消失了。在传统分频器1, 24中的输入同步计数器，和相位转换分频器中输入触发器反转在输入时都不存在。因此这些输入阶段能够别视为注入锁定的振荡器。现存分频器的结构比较在表5-1中。5.2 加强型前置分频器随着不断增加的CMOS输入的频率与速度的制约因素，我们最好在相位转换之前增加交换鲁棒性操作以降低输入频率。图 5-6 月 26 27显示的是另一个 2 阶段用于增强相位转换分频器。由于 MUX 运行速度是减少了一半，它可以用于执行标准数字的单元格，并且水平放大以减少消耗功率。这一阶段由两个主从触发器并行工作。它生成 45 的 8相输出。时间域中的间距仍然是一个输入的周期。但是，输出波形可以是图中5-7所示的两种模式之一。它取决于两个触发器和它们的时钟信号的初始状态（很难预测）。电路仿真显示了这两种模式可以发生。图 5-6 增强的相位开关预分频器体系结构图 5-7 8相输出的潜在相位模式5-7 (a) 波形图是我们所希望的。在图5-7（b）中的模式，我们需要交换信号对 （p5 p1） 和 （p3、 p7），输出和图 5-7 (a) 模式相同。幸运的是，解决这一问题可以通过p0、 p1 相位差和使用检测结果来控制 8-1 MUX的运行。我们将在下一节中解释这更多的详细信息。如果我们使用图 5-8 (a)显示的传统的相位转换序列，虽然在正确的时序窗口现在是不正确的时序窗口三倍大，但是没有额外的同步时序逻辑电路MUX 控制输入，故障仍然可以发生。不过，我们可以通过图 5-8 (b)显示的只反向切换的序列就完全删除故障。通过更改转换顺序，瞬时分频比就会下降1，即当相位转换发生时就会从8到7。我们可以获得本身无差错的相位转换前置分频器并且可以节省硅面积，减少功率损耗。如果模式控制输入是高电平且 P + 1 = 4N，那么前置分频器的分频比是 P = 8N1，例如，当N=2时，分频比 P/P + 1 就会变成15/16。图 5-8 相位转换序列5.3 电路设计和模拟结果5.3.1 间隔45的 8相分频器 如图5-6所示，头四个2分频触发器使用了如图5-9所以的同一个拓扑结构。它是没有末端电流的源耦合逻辑（SCL），在末端电流存在的情况下触发器能够工作在低供电电源、高频率下。这些晶体管使用CMOS技术甚至能够在高于2.4GHz下正常工作，并且每一级都能正确驱动下一级。图5-10显示了对8阶分频的模拟输出波形。这些触发器是主要的能量和空间消耗者。图 5-9 2分频结构的SCL触发器如图5-11所示，一个异或门用来检测P0和P1之间的相位相关性，它分别表示如图5-6所示的第三个2级中的低级和高级触发器.紧接着异或门的是一个有着长通道的晶体管，它用来滤去毛刺。如果p0先于p1 45度或p0高于p1 225度时，检测电路的输出为低。其他6个输出通过p2 到p7装置虚拟负荷,以此来保证8个相位有相同的效果。5.3.2 8选1多路复用器如图 5-12 所示的是8选1 多路复用器 (MUX)。这种低速 MUX不是用当前逻辑模式来就省电力而是用标准数字的单元格的保存当前模式逻辑。为了匹配8相延迟 p7-p0 到在图 5-13 (a) (b)多路复用器2 输入对称与门和或门连接到输出端Y。对于,如果选择控制输入 Sn是高电平，相位输入的 pn 将连接到 MUX 输出端Y，那么， ()图 5-10 模拟 45 的8 相分频的波形 图 5-11 相模式检测电路 这种设计用于相位转换的鲁棒控制电路。 位移位寄存器用于生成选的相位选择信号。在任何时候，个相位选择信号中只有一个相位选择输入信号端是高电平。在上一节中所述，因为信号有两个可能的相位模式 (见图)，我们需要使用相位检测结果去调整相位选择序列。如果检测结果是低电平，就是 先于 度 （图），相位转换就会发生在接下来的序列中。否则，相位开关序列将是.这相当于交换两个相位对 (、) 和 (、），如图相模式。 图 5-12 8 选 1 多路复用器 图 5-13 2对称输入门5.3.4 异步分频器异步分频器，其中在分频器中就是，包括一个真正的单一相位时钟, 如图中所示。 它很简单，并且可以工作在高频率。 图 5-14 真正的单时钟触发器 注意，在图中晶体管的宽度是以为单位的，并且所有长度都是。图 5-15 模拟前置分频器的输入和输出波形在模拟中整个分频器工作在电压和电流时的输出频率为。低电平控制模式下的分频量是，其它模式下是.模拟输入输出波形如图所示。输出和的输出的占空比不是精确的，因为在和异步分频器中，上升和下降过程时延不是精确相等的。和的占空比在这种本身没有故障的相位转换结果中是无足轻重的。5.4转换控制回路中的延迟预算 图5-16显示了从相位转换到相位的时序关系。时序分析需要考虑相位转换中控制循环回路（由选多路复用器组成）中的时延问题，图中显示的是这些异步分频器和频率控制（包括门）。接下来的延迟分析对理解相位转换控制循环和一个好的循环设计指针很有帮助。图中用到的符号下面会定义。这里我们用 - 来表示的上升沿到的上降沿的传播方向。 ：在没有转换时上升沿的传播时延（ -） ：分频器上升沿传播的时延（ -） ： 频率控制的上升沿传输延迟（-） ：的相位上升沿先于第二个上升沿的时间值 ：相位转换发生后MUX第一个上升沿的传播时延（） ：上升沿先于第二个接下来的的上升沿的时间值 ：的上升沿到的下一个上升沿的延迟，是分频器的输入周期 ：相位转换发生时的第一个周期 : 假如分频器正常工作时（），相位转换时分频器的输出周期 图 5-16 相位开关的波形模拟从图中，我们注意到延迟时间分析：如果超过的最大值传播延迟（大约是），那么逻辑的传播（由于在中选相变化信号 和的变化） 不会产生干扰。在此情况下，=，并且保证,否则的话，能从变动到。因此，对于相位转换控制回路的延迟限制在的第一个周期中就能实现，此时.如果满足这种限制，此外多模分频器（）就可以实现。分频比率可以在一个预分频器输出周期通过修改切换相位获得。如果相位转换不能在的第一个周期完成，但是足够长以至于在中的上升沿不会干扰到的第二个上升沿，那么，且保证.因此，对于一个的分频器，在相位转换控制回路中的延迟限制就是.假如我们增加分频器分频因子，例如到，我们同时增加了分频器的输出周期和非同步分频器的时延大约个因子数。因为,所以有更多的时延，预算分频器将更加安全。所以电路的时延在在转换控制环路里常常不是问题，在所给的相位转换结构中第一个触发器的速度是唯一限制。 从相位转换控制环路时延和分频器输入信号周期的关系，我们能够安排好控制环路的时延来实现一个好的设计方案。5.5 由于对非理想的 45 相间距毛刺如图5-10所示,理想的个阶段，是间隔均匀的。但是，像一个多相位的或者延迟阶段，分频器在进行转换时有一个系统时延不匹配。对环路分频除法器的操作，它包含了一个的相位转换分频器，能够被归为三个类。第一个是整数分率，他的倍数是，在这个模式中没有相位转换发生。第二个是整数分率，倍数为，相位转换周期性发生；第三个是整数分率，由于调制，相位转换根据调整随机发生。很明显，在第一个模式中没有相位不匹配，同时毛刺导致的相位不匹配正在分数n模式中被消除。因此在第二个操作模式中我们需要根据相位不匹配分析毛刺。此外考虑到，的延迟错配问题，系统的非理想间距的八个相位间隔被列举在图 。其中的虚线和固体的线条代表的理想和非理想位置输出的位置。 图 5-17 相位转换分频器中相位失配当 回路划分比例时是 ，其中是一个整数，相位转换周期性的发生在每一个输出周期和通过下面的一系列不同的输出变化的相位误差阶段：相位差是= (5.3)同样地，当分频比是，相位转换发生每个分配器输出期间，周期分频器的输出相位误差序列是：, or , (5.4) 因此，我们可以看到由于在相位转换分频器中的延迟不匹配导致回路分配器的相位差周期性地发生变化。在每一个分配器输出周期中，当相位转换数是奇数时，相位差序列的周期是8；当转换数是2或6时，周期是4；当转换数是4时，周期是2.在相位转换分频器中循环分配器输出毛刺是由延迟不匹配引起的，这可以由相位误差序列的离散傅里叶变换计算可得。例如，当循环分配器输出相位误差是5.2中的序列时，它的离散福利叶变换相位是工作在频率的分配器输出毛刺（分贝） 是在锁相环中输出的毛刺（db）是 在3.3中定义的是pLL开环增益.记住PLL输出周期是.如果我们定义相位差是 那么它的离散福利叶变换是 从5.9和5.7中，PLL输出毛刺电平可以用来表示： (5.10)因此，我们可以看到毛刺实际上不依靠除法环路的比例N,而是取决于不匹配的延迟比例PLL输出周期()。表5-2给出了一个不匹配延迟()和第一术语毛刺规则数字的例子及数值。 Table 5-2. A numerical example of delay mismatches and spurs01234567ps-0.353-0.198-0.283-1.100.4660.325-1.1680.079dB-55.1-68.5-56.4-54.3-69.1-54.3-56.4-68.5即使对于每一个物理实现的相位转换分频器的延迟误配序列是固定的，其值在数值上以不同的实现方式分布的。因此，检查相对应的产生的毛刺的数值分布是有必要的。为简单起见，我们假设（）序列有独立的高斯分布。让我们看看数据的离散傅立叶变换系数的统计分布正态分布的序列。假设 是有零均值和方差的高斯独立变量，那么相应的 DTF 系数 （5.11）因此，我们有(5.12) (5.14)以及 (5.15) 图 5-18 统计分布的密度泛函理论的延迟不匹配从,我们发现有一个展示在中的二维的卡方分布。 注意到，尽管在每一对括号中 和 中的这两个术语都有一些常用的变量，他们都是不相关的高斯变量，因此相对独立 。 图 5-19 由于要延迟不匹配的马刺的统计分布然而，有一个一维的规则的卡方分布，如图.图显示了,和的Matlab模拟的分布图，对应地，和为其理论公式。图的和显示的是、的Matlab仿真分布图。我们再次用一个数值的例子来定量毛刺。假如正态分布变量是,，然后定义变量=，.此外，如果,从图5.19(a)和方程5.(10)中，期望的输出毛刺在频率时是,也就是，.如图5.19(a)表示的，毛刺的变动时。人们已经开始注意相位引导触发器、频率控制电路和MUX布局中的匀称和匹配问题。通过细心地设计和布局，产生于不理想的度的毛刺可以被压制到忽略不计的程度。第 6 章本章着重于环路滤波器的设计。我们对各种循环过滤拓扑结构进行回顾，一种基于电容乘法器的新型循环滤波器被呈现出来。电容乘法器模拟大型循环电容器的效果很好。新的循环滤波器是非常有效且节约的。6.1 循环过滤器体系结构6.1.1 被动循环滤波器图中显示的中的被动环形滤波器部分再次展现在图中。 图 6-1 三阶被动循环滤波器 图 6-2 二阶主动循环滤波器除了被动实现，主动环路滤波器是另一选择。图是一个二级主动环路滤波器的例子。主动滤波器有以下优点，灵活的零极点安排。尤其是片外环路滤波器，放大器能够工作在更高电压源下来增加控制电压摆动。主动滤波器也像图所示，抽取的输出电压固定并且它的电路匹配得到了改善。此外，在一个完全差分PLL方案中，主动环路滤波方案在控制普通模式下的电压是必须的。它的缺点是更大的能量消耗和更多噪声。6.1.2 双路径循环过滤循环滤波器是窄带锁相环频率合成器的集成瓶颈。双路径循环滤波器被广泛用于解决集成大环电容器芯片的问题。如图, 双路径循环滤波器有一个整合路径 （左侧），低通（在右边，也称为比例的路径） 的路径和电压加法器。双通道环路滤波器的传递函数由下式推导：图 6-3 双通道环路滤波器 从式（），我们观察到双路径循环滤波器中的零点是因此，按比例双电荷泵电流，它就等于通过当前的电荷泵的缩放因子双来实现缩放了集成电容。图 显示三阶双路径循环滤波器。 使用两个活动的设备，一个运算放大器和一个电压加法器。图 是中的双路径循环过滤实现。相比以前的实现，这不需要浮动电容，只使用一个活动设备，缓冲器。图显示的是另一个相似的实现。图 6-4 双路径循环滤波器的实现尽管双路径体系结构中的很多优点，它也有很多不足之处。除了由于活跃的设备带来的噪音以及功率损耗，电荷泵的积分路径仍然工作在非常小电流的情况，并造成很大的噪音。此外，延迟不匹配的双电荷泵可能会改变回路参数。并且，至少对于在中的实现，由于并联的的低通路径的电压延迟可能会导致 控制电压不良震荡。6.1.3 示例重置循环滤波器重置当前的可控振荡器的滤波器推出。它用于平均振荡器提供过程中的前馈零的比例控制电流整个更新期间，从而产生无纹波控制信号。无纹波控制当前不需要额外的过滤杆，通往近 相裕度，最大限度减少输入的抖动的峰值与瞬态锁定超调。抽样重置滤波器的最简单的图样在图中。它的关键思想就是在整个更新周期中产生一个合适的恒量电流，并且有一个之和这个平均电流相等。这个值跟标准中标准化零一样，但是产生一个波纹来释放振荡器的控制电流，因此减小波动。它能通过一个电容对不同周期的第一个阶段的不同抽样来完成，然后注入一个恒定的电路到电容中来抽样剩下的更新周期。在每个参考周期的开始，必须对抽样电容电压进行重置来消除电容的记忆电压。对原的额外极点的消除可以使得环路不稳定。重置信号由产生并且和参考频率同步。两个抽样重置电容是有价值的，它们以循环器的，用来执行这个想法。对称方式，电路标准抽取方法和抽样重置方法的对比请参见图。图 6-5 示例重置循环滤波器图 6-6 示例重置的标准的锁相环在相位误差存在的情况下，控制电流是： (6.7)它显示了此是II型二阶锁相环。其开放环路增益是：其零点是：固有频率和阻尼系数如下所示：尽管抽样重置环路滤波器试图在传统中平滑电压波纹，但在非理想转换过程中电压波纹仍是存在的。此外，这个电路复杂程度高功耗大，并且额外的噪声会来自使用这个结构的设备。当参考毛刺不是太大，这个复杂的结构可能就