数字逻辑习题答案.doc

第1章题1.1 （1）模拟，数字（2）逻辑真值表，逻辑函数式，逻辑图，卡诺图（3）正逻辑，负逻辑（4）脉冲幅度Um，脉冲周期T，脉冲宽度tw （5）占空比题1.2（1）c (2) d （3）d （4）a （5）c （6）b （7）b （8）a （9）c （10）题1.3（1）（215）D，（D7）H （2）（100）D，（64）H （3）（158.828125）D，（9E.D4）H题1.4（1）（2942）D （2）（10010010.01110101）BCD题1.5（1）原码和补码都是01001 （2）原码是11101，补码是10011题1.6（1）（2）（3）题1.7（1）（2）题1.8略题1.9表1-18（a）对应的逻辑函数是，逻辑图为表1-18（b）对应的逻辑函数是题1.10（1）（2）题1.11（1）（2）（3）（4）题1.12（1）（2）（3）（4）（5）Y=（6）（7）（8）题1.13（1）（2）（3）（4）（5）（6）（7）（8）（9）（10）题1.14（1）（3）（4）（5）第2章题2.1（1）小规模集成门电路、中规模集成门电路、大规模集成门电路和超大规模集成门电路（2）阈值电压或门槛电压（3）噪声容限（4）输入短路电流（5）扇出系数（6）高电平、低电平和高阻态（7）连接在一起、一恒定逻辑值、逻辑1、逻辑0题2.2（1）d （2）b （3）b （4）b （5）B C （6）c （7）a 题2.3题2.4题2.5解：根据时的要求可得而根据时又可求得故GM最多可驱动20个同样的反相器。题2.6解：当时，可求得当时，可求得故GM最多可驱动5个同样的与非门。题2.7解：当所有的OC门同时截止时，为保证输出高电平的值不低于3.6V，的选取不能太大。由此，得到的最大值为当OC门中只有一个导通时，此时，3个负载门各向OC门提供一个电流，这些负载电流都流入导通的OC门，因此，的选取不能太小，以免流入OC门的电流超过最大允许负载电流，由此得到的最小值为因此，的取值应满足0.57k1.75 k。题2.80.47kR4.39 k题2.9这时相当于端经过一个20 k的电阻接地。假定与非门输入端多发射极三极管每个发射结的导通压降均为0.7V，则有（1）1.4V（2）0.2V（3）1.4V（4）0V（5）1.4V题2.10（1）（2）题2.11（1）（2）题2.12Y1为高电平，Y2为低电平，Y3为低电平，Y4为高阻态，Y5为低电平，Y6为高阻态，Y7为低电平，Y8为低电平，Y9为高电平，Y10为低电平题2.13Y1为低电平，Y2为低电平，Y3为低电平，Y4为低电平题2.14 这种扩展输入端的方法不能用于TTL门电路。CMOS门电路的内部结构决定了其输入端的个数不能太多，由于其输入信号的范围较宽（0VDD），因此，可以采用本题的扩展方式。而TTL门的输入输出信号的高低电平分别为3.6V和0.3V。对于Y1来说，当A、B输入高电平，C、D、E任一端输入低电平0.3V时，二极管阳极的电位为1.0V，而TTL门的关门电平为0.8V，导致TTL与非门不能正常工作。对于Y2来说，当C、D、E全部输入低电平0.3V时，3个二极管均截止。二极管的阴极通过100k的电阻接地，此电阻大于TTL或非门的开门电阻，因此，无论A、B输入何值，输出均为0。对于Y3和Y4来说，采用此连接方式后，不能满足TTL电路输出电平的要求，无法驱动后级TTL门工作。题2.15（a）错。TTL门电路不能直接驱动晶体管，否则在与非门输出高电平3.6V时，会将晶体管和门电路损坏。应在晶体管基极接一个电阻Rb，电路如图（a）所示。（b）错。集电极开路门应用中必须在电源与其输出端之间加一个外接电阻，正确的电路如图（b）所示。（c）错。原因同（a）。尽管晶体管有基极偏置电阻，但在门电路与晶体管之间没有限流电阻。应该为如图（a）或（b）所示。（d）错。集电极开路门可以线与工作，但必须在电源与其输出端之间加一个外接电阻，如图（c）所示。（e）错。由于TTL门电路采用推拉式输出方式，因此不能线与工作，应采用图（c）所示电路。（f）错。三态门可以线与工作，但按输出逻辑函数，三态门的使能端应接高电平，如图（d）所示。（g）错。根据TTL门电路的输入负载特性，通常开门电阻Ron取2k左右，关门电阻Roff取0.9k左右。图中电阻阻值应取大于2k，如10 k，如图（e）所示。（h）错。图中电阻应小于0.9k左右，如100，如图（f）所示。（i）错。按照图示电路，不能实现与非逻辑，应将图中三态门使能端设置为高电平，异或门接高电平一端接低电平0，如图（g）所示。（j）对。TTL与非门多余不用的输入端可以接高电平、悬空或与其他输入连接，不能接地。TTL门电路输入端悬空相当于接高电平。（k）错。TTL或非门多余不用的输入端可以接低电平或与其他输入连接，不能接高电平或悬空，应该为（h）所示电路。（l）错。异或门只有两个输入端，3个变量的异或运算，需要两个异或门才能实现，正确的电路是图（i）。题2.16C=1时，；C=0时，第3章题3.1（1）组合逻辑，时序逻辑（2）该时刻的输入，电路原来的状态，记忆（3）数据分配器，数据选择器（4）相反 （5）滤波电容，选通脉冲，逻辑设计题3.2（1）b （2）b （3）c （4）d （5）b （6）a 题3.3F的逻辑函数式为列写出真值表ABCF00000011010101101001101011001111判断逻辑功能为：当A、B、C三个输入变量中有奇数个1时，输出F=1，否则输出F=0，所以电路是一个3位二进制数的“判奇电路”。电路实现：题3.4表达式为真值表ABCY00000011010101111001101111011110功能：当ABC=000或111时，Y=0；而A、B、C取值不同时，Y=1。故这种电路称为“不一致”电路。题3.5略题3.6真值表为ABCDF1F2ABCDF1F200001000100001101001010010101010010011011011110100101100010101011101110110011110110111111111表达式：逻辑图题3.7逻辑表达式为逻辑图为题3.8设一、二、三、四号病室按钮分别为K1、K2、K3、K4；一号、二号、三号、四号指示灯分别为L1、L2、L3、L4。若将K1接入优先编码器74LS148的，K2，K3，K4分别接入、，其他输入端接高电平。则有K4K3K2K1L 4L 3L 2L 100000001010010010011010010001111001000可得： 电路连线如下图题3.9解：设按键按下为1，未按下为0；令开锁信号为K，锁开为1，锁闭为0；报警信号为J，报警为1，不报警为0。逻辑关系如真值表ABCKJ0000000101010010111010001101101101011111（1）用门电路实现（2）用74LS138实现（3）用双4选1数据选择器74LS153实现可用一片双4选1数据选择器实现。若以A、B为输入地址，则对应输出K的，；对应输出J的，所以电路如下图所示（4）用全加器实现第（1）中的表达式中，输出J相当于一个1位二进制全加器的全加和，输出K相当于全加进位。所以用一个1位二进制全加器就可以实现该功能，逻辑图如下题3.10为优先编码器（按高阶）的8421BCD码的编码器题3.11令则题3.12题3.13将函数化为令，并令，题3.14将函数化为令，题3.15上图的逻辑关系为题3.16题3.17解：设输入余3码为，输出8421BCD码为。代码转换电路的真值表为A3A2A1A0Y3Y2Y1Y000110000010000010101001001100011011101001000010110010110101001111011100011001001由表可以看出，输入、输出满足如下关系由于（0011）对应的补码为（1101），因此有用74LS283设计电路如下图，进位输出舍弃。题3.18电路如下图当M=0时，当M=1时，题3.19题3.20解：设两个5位二进制数分别为A（）和B（）。依据题意，将两个5位二进制数的高4位，即和分别接入比较器的数据输入端，将和比较的结果，和分别接入级联输入的，和端，其函数表达式为题3.21解：由电路写出输出Y的逻辑函数式为（1）当，时，A变量的变化可能会导致竞争冒险现象。（2）当，时，B变量的变化可能会导致竞争冒险现象。（3）当，时，C变量的变化可能会导致竞争冒险现象。（4）当，时，C变量的变化可能会导致竞争冒险现象。（5）当，时，C变量的变化可能会导致竞争冒险现象。（6）当，时，D变量的变化可能会导致竞争冒险现象。（7）当，时，D变量的变化可能会导致竞争冒险现象。（8）当，时，D变量的变化可能会导致竞争冒险现象。第4章题4.1填空题（1）0，1，双稳态 （2）RS，JK，D，T， （3）特性表，特性方程，状态转换图（4）JK，D （5）置0，置1，保持，翻转题4.2选择题（1）c （2）d （3）d （4）d （5）a题4.3题4.4题4.5题4.6题4.7题4.8题4.9题4.10题4.11题4.12题4.13题4.14题4.15题4.16第5章题5.1（1）该时刻的输入，电路原来的（2）同步时序逻辑，异步时序逻辑（3）存储代码，移位（4）4（5）置零法和置数法（6）1010（7）触发器，反馈，输入信号题5.2（1）c （2）d （3）b （4）d （5）a 题5.3驱动方程： 状态方程输出方程状态转换图同步五进制计数器，电路能够自启动。题5.4电路为一个能自启动的同步六进制计数器。（方程略）题5.5驱动方程：状态方程：题5.6方程略，状态转换图略题5.7（a）11进制计数器（b）13进制计数器（c）10进制计数器状态转换图略题5.8七进制计数器题5.9M=1时为六进制计数器，M=0时为八进制计数器。题5.10A=1时为十二进制计数器，A=0时为十进制计数器。题5.11题5.12题5.13（1）74LS161（），（）的计数长度分别为13和12；（2）Y和CP的分频比为1:156（1213）。题5.1474LS160（）（）均为十进制计数的连接，两芯片构成同步二十四进制计数器。题5.15图（a）为计数长度为5，图（b）计数长度为6题5.16电路在清除负脉冲作用下，两片移位寄存器均被清零。第一个CP脉冲到来后，由于=0使=1，移位寄存器进行并行置数，置入标志数，其中0为标志位，置数后=0。从第二个CP脉冲输入开始，移位寄存器进行右移操作，接收串行输入数据。经过7个CP脉冲右移7次后，标志位0移至，表明串入数据已经全部移入转为并行数据，并从移位寄存器的输出。第9个CP脉冲到来时，由于=0，又使=1，移位寄存器再次进行输入操作，置入标志数。以后，重复上述过程。电路的状态转换关系如下表所示。00000000011011111112101111113101111141011115101116101171018109101111111题5.1774LS194的工作方式由的取值决定，是，相与的结果，当时，器件执行右移操作方式，此时只需确定的取值；时，器件执行并行置数操作方式，此时只需确定的取值。由电路可知：，电路的状态转换关系如下表所示。由状态转换表可知，电路是16进制计数器。00110000101010002011010030101010401001015011001060111001701011008011011090111011100111101111111111110121101111111130100111140100011150100001160110000题5.1874LS191的计数长度为13， 其状态为00001100， 电路， 端轮流输出负脉冲，为一组13路输出的顺序脉冲发生电路。题5.1974LS160的计数长度为7，其状态为00000110，电路， 为7路输出的顺序脉冲发生器。题5.20（1）画电路次态的卡诺图为：（2）求电路的驱动方程和输出方程驱动方程为输出方程为（3）检查电路的自启动该电路能实现自启动（4）画逻辑图题5.21略第6章题6.1（1）数字模拟混合（2）脉冲波形变换，两个（3）稳定，暂稳定，稳定，暂稳态，暂稳态，稳态（4）稳定的，暂稳态，无稳态（5）石英晶体多谐振荡器题6.2（1）c （2）d （3）a （4）c （5）b 题6.3题6.4解：（1）当时，、，。（2）当外接控制电压=5V时，。题6.5（1）施密特触发器，有回差电压的触发器（2）当时，=1（3）题6.6（1），（2）曲线形式同题6.5（3），但是和改为3.8V和1.9V。题6.7（1）单稳态触发器（2），（3）（4），题6.8、输出脉冲的宽度、分别为、的电压波形如下图题6.9（1）（2）（3）题6.10解：题6.11多谐振荡器输出波形的高电平时间对应电容C的充电时间，低电平时间对应电容C的放电时间。当电位器滑动臂移至上端时，从电源到地的充电回路是，；放电回路是，；当电位器滑动臂移至下端时，充电回路不变，放电回路是，。当电位器滑动臂移至上端时，输出的频率为占空比当电位器滑动臂移至下端时，输出的频率为占空比题6.12（1）充电回路为、和，放电回路为、和，（2）（3）题6.13图中左边一个555定时器接成了一个施密特触发器，右边一个555定时器接成了多谐振荡器。当开关S断开后电容C充电，充至时，反相器G1输出高电平，多谐振荡器开始振荡。故延迟时间为振荡器的振荡频率，也称扬声器发出声音的频率为题6.14（1）的高电平持续时间为这时=11V。由下图可以用叠加定理计算出，加到右边555定时器5脚上的电压为。因此，。振荡器的振荡频率，也即扬声器声音的周期为（2）的低电平持续时间为这时，=0.2V，由上图可以计算出，加到右边555定时器5脚上的电压为。因此，。振荡周期为至此可知高音频率为876Hz，持续时间为1.04s。低音频率为611Hz，持续时间为1.1s。题6.15（1）当S按下后，电容C4立刻充电至高电平，使555定时器的4端由低电平变为高电平，多谐振荡器起振，输出交流脉冲信号经隔直电容C3驱动门铃Y鸣响。S断开后，C4经放电，4端电位逐渐降低，在维持一段高电平时间后，变为低电平，门铃停止鸣响。（2）门铃鸣响时间由C4经放电时间常数决定，因此，C4、值越大，鸣响时间越长。（3）铃响音调高低由多谐振荡器输出信号的频率决定，因此，改