FPGA技术小结教案.ppt

FPGA技术小结 课程朱明程 教学目标 整理和归纳FPGA的分类原理 FPGA的应用设计方法学 对前述课程的有关FPGA的基本理论和设计流程 设计技术的关键点给出整体的综合的归纳和小结 为顺利进入应用设计实验 奠定基础 主要内容 FPGA分类原理的小结FPGA应用设计方法的小结国内外FPGA专业网站的名称 有关专业书籍FPGA应用设计实验附录 实验题目 FPGA分类原理的小结 不同编程原理的分类特征不同规模的分类特征系统级平台FPGA器件的主要特征 三类主流FPGA的比较表 目前FPGA的发展方向 大规模系统级低电压绿色器件专用功能器件模拟 数字混合FPGA局部重构 自重构 动态重构器件自重构自适应器件 FPGA应用设计方法的小结 设计流程应用设计的基本点设计流程的关键点综合概念与设计技巧 设计流程 应用设计的基本点 EDA工具IP及元件库资源目标下载板 硬件实验目标 设计流程的关键点 设计输入设计实现设计仿真设计下载 综合概念与设计技巧 逻辑资源优化综合的概念根据约束条件的电路构成优化器件的选择原则流水线技术低功耗设计原则组合门控的影响 国内外FPGA专业网站的名称 有关专业书籍 FPGA应用设计实验 实验题目实验一随机数发生器的原理分析与设计实现实验二四位乘法器的设计 要求用两种不同的电路实现 实验的安排实验报告需要注意的要点 附录 课堂教学提问 FPGA的主要三种分类 试列其主要特征 分别分析比较三类FPGA在编程灵活性 资源利用率 时延特性方面的优劣和原因现代大规模的FPGA中 其DLL BMEM PIO等特征说明试述你知道的设计输入方法 主流的档案格式是 试述设计实现的参数指引和条件约束为何功能仿真正确的电路 在设计实现后的时延仿真时 可能出现逻辑错误 分析主要原因 罗列解决方法 不同编程原理的分类特征 SRAMFPGAFLASH EEPROM CPLD反熔丝FPGA 返回 SRAMFPGA 特征 挥发性的MEM工作时一般外接PROM系统时延不可预测结构图SRAM开关图 返回 SRAMFPGA结构图 返回 SRAM开关图 返回 FLASH EEPROM CPLD 特征 非挥发MEM工作时不需外接配置系统时延可预测结构图MACROCELL图 返回 FLASH EEPROM CPLD结构图 返回 MACROCELL图 返回 反熔丝FPGA 特征 无源开关 一次性可编程 工作时不需外接配置系统时延不可预测功耗相对低结构图反熔丝图 返回 反熔丝FPGA结构图 返回 反熔丝图 返回 不同规模的分类特征 小规模FPGA 低价格 特色化专门应用 低功耗 大规模FPGA 专用功能模块 低功耗 IP库 DSP库 系统级平台FPGA 内置CPU核 总线结构 软硬件协同设计 返回 系统级平台FPGA器件的主要特征 1 功能模块DLL模块BRAMPIOBANK内部CPUDSPIP模块 2 低电压低功耗绿色器件 3 PSOC系统软硬件协同设计CPU核总线结构 返回 软硬件协同设计 返回 Compiler Linker Simulator CCode Debugger Data2BlockRAM Bitstream StandardEmbeddedSWDevelopmentFlow StandardFPGAHWDevelopmentFlow Synthesizer Place Route Simulator VHDL Verilog MicroBlazecodeinSpartan 3on chipmemory DownloadtoFPGA ObjectCode EmbeddedDevelopmentKit DLL模块 返回 BRAM 返回 PIOBANK 返回 Singleendedanddifferential784single ended 344differentialpairs622Mb secLVDS24I Ostandards 8flexibleI ObanksPCI32 33and64 33supportEliminatecostlybustransceiversMultiplepackageoptionsVoltages 3 3V 2 5V 1 8V 1 5V 1 2VOnChipDigitallyControlledImpedance 内部CPU 返回 DSPIP模块 返回 CPU核 返回 32BitRISCSoftProcessor Speed 68D MIPSat85MHz inSpartan 3 102D MIPSat150MHz inVirtex IIPro 0 02 DMIPSize Only1050LogicCells1 ofaXC3S50006 ofaXC3S100060 ofaXC3S50 总线结构 对于具有硬核CPU的SOPC类系统级FPGA产品 其中已加有专门的总线结构 用于提高器件在构成SOC系统时的信号传输效率和速度 一般而言 随产品而定义 返回 大规模系统级 返回 低电压绿色器件 AlteraStratix 1 5V 和APEX 1 5V 器件 返回 专用功能器件 专用功能FPGA是指专门设计用于特征用途的产品 一般是小规模 低成本器件 例如 用于通讯接口类 用于通讯协议的编码或解码类 用于数码相机 数字玩具等用途中的ASIC类产品 直接由FPGA实现硬COPY 返回 模拟 数字混合FPGA 返回 局部重构 自重构 动态重构器件 返回 自重构自适应器件 还在探讨研究之中 深圳大学EDA技术中心的科研专题主要是在这个领域开展工作 返回 EDA工具 返回 Specification DesignEntry FunctionalSimulation Synthesis StaticTimingAnalysis TimingConstraints Floorplanning GateLevelSimulation PlaceandRoute StaticTimingAnalysis DelaySimulation Silicon Floorplanning IP库资源 返回 DSPCORDICDirectDigitalSynthesizerFFTsDAFIRFilterMACFIRFilterLFSR BitCorrelatorCICFilterCORDICDigitalDownConverterDirectDigitalSynthesizerFFT IFFT 64 256 1024ptFIRFilterLFSR DSPFunctions ConvolutionalEncoderInterleaver De interleaverReedSolomonEncoderReedSolomonDecoderViterbiDecoder ForwardErrorCorrection AccumulatorAdder SubtractorMultiplyGeneratorMACSine Cosinelookuptable2 sComplementer MathFunctions BlockMemoryCAMDistributedMemoryAsynchronousFIFOSynchronousFIFO MemoryFunctions PCI32 33PCI64 33SPI 3SPI 4 2Lite8b 10bEncoder8b 10bDecoder PCI Networking Communications MicroBlaze32 BitRISC10 100EthernetMACTimer Counter GPIOSPI I2CUARTJTAGUART16450 16550 Processor Peripherals 目标下载板 硬件实验目标 返回 设计输入 输入方法 图形输入 VHDL输入 混合输入档案方式 平坦档案 阶层档案库的建立和修改 返回 阶层档案 返回 设计实现 综合优化布局 逻辑分解 布线 逻辑连接 报告文件 返回 报告文件 返回 设计仿真 人机交互仿真测试平台验证全硬件系统仿真功能仿真时延仿真 返回 功能仿真 返回 时延仿真 返回 设计下载 PROM上电下载ISP在线电缆下载 返回 PROM上电下载 返回 ISP在线电缆下载 返回 逻辑资源优化 所谓逻辑资源的优化 概言之 1 将没有使用到的逻辑在物理实现的过程中去除 2 根据约束条件 对电路实现时的逻辑资源给予优化配置 时延约束 位置约束 结构约束 返回 根据约束条件的电路构成优化 返回 器件的选择原则 从系统设计角度的目标器件选择原则电磁兼容设计的原则主流芯片原则多片系统原则从器件资源角度的目标器件选择原则器件的逻辑资源和目标系统的逻辑需求相匹配器件的I O脚的数目需满足目标系统的要求系统的时钟频率要满足器件原胞 布线时的时延限制要求 返回 流水线技术1 流水线技术的概念 流水线技术2 返回 流水线的应用设计 低功耗设计原则 返回 系统和算法级低功耗设计技术优化操作 优化控制 优化编码结构级低功耗设计技术优化结构 并行结构 流水线结构 逻辑级低功耗设计技术优化逻辑物理级低功耗设计技术优化布局布线 优化时钟 优化I O 组合门控的影响 返回 门控时钟毛刺产生原理及其避免方法 实验一随机数发生器的原理分析与设计实现 1 问题说明随机数发生器可产生两个随机数 由一开关 RIN 进行控制 RIN为1时随机数发生器被清除 RIN为0时随机数发生器将产生两个1 6的随机数 2 实验要求 1 根据给出的逻辑电路图 附在后面 分析该随机数发生器的逻辑功能 2 利用图形输入在相应的EDA工具上进行设计输入 功能仿真及设计实现 最后下载进行检验 3 写实验报告 3 电路原理图 电路原理图1 电路原理图2 电路原理图3 电路原理图4 电路原理图5 电路原理图6 电路原理图7 返回 实验二四位乘法器设计 问题说明 每个学生根据自己的对于乘法运算和乘法器设计的理解 进行乘法器电路的设计 并用FPGA实现之 仅要求能够实现四位BIT的乘法运算 其他不作约束 根据自己的理解和兴趣 自由定义 设计实验要求 1 各自自行定义和设计 互相要有差异化 说明自己的定义特征和设计思想 要求设计两种不同的电路去实现 2 对于自行设计有特色和原理说明详细的实验 即使实现结果有局部错误 也给予高分评价 3 要求设计实验报告内容包括 设计定义说明 电路图 功能仿真和时序仿真图 实现后的有关资源利用等REPORT文件内容摘要 返回