《运算器设计及举例》PPT课件.ppt

1 第一单元运算器部件 第四讲运算器设计及举例 2 运算器基本功能 完成算术 逻辑运算 取得操作数寄存器组 立即数输出 存放运算结果寄存器组 数据总线暂存运算的中间结果Q寄存器 移位寄存器 3 运算器基本功能 获得运算结果的状态C Z V S理解 响应控制信号 4 全加器电路 Sum A B CarryIn A B CarryIn A B CarryIn A B CarryIn CarryOut A B CarryIn A B CarryIn A B CarryIn A B CarryIn B CarryIn A CarryIn A B 5 补码减法 根据算术运算规则 a b a b b的补码为 将b的各位求反 并加1 我们可以用加法器实现减法 加法器 6 32 位被乘数寄存器 32 位ALU 64 位部分积寄存器 0 位乘数寄存器 Product Multiplier Multiplicand 32 bitALU Write Control 32bits 64bits ShiftRight 原码乘法的实现 三 7 32 位除数寄存器 32 位ALU 64 位余数 被除数 寄存器 除数 32 bitALU Write Control 32bits 64bits 左移 除法的实现 余数 8 运算器实现 ALU完成算术 逻辑运算 寄存器组存放数据和结果辅助寄存器完成中间结果的存放选通门等控制数据通行需要哪些控制信号 ALU 9 FX 实现补码加减运算的逻辑电路 FsFALU 目的寄存器 源寄存器 选通门 二选通门 选通门 F1 X Y FY XF 0 1 01 F Y FsOVRZC 累加器 XX YXX Y 加 减 需要的控制信号 功能选择 10 FX 实现补码加减运算的逻辑电路 FsALU 目的寄存器 源寄存器 选通门 选通门 选通门 F1 X Y FY XF 0 1 01 F Y FsOVRZC 必要完善 单累加器变多累积器 两个选通门均变为多路送操作数到ALU处理接收门送指定累加器 支持寄存器移位功能 接收门变为三选一 即分别接收本位 低位 高位送来的信息送累加器与外部部件的入出联系 11 实现补码加减运算的逻辑电路 ALU 通用寄存器组 选通门 选通门 选通门 F1 FsOVRZC 必要完善 单累加器变多累积器 12 实现补码加减运算的逻辑电路 ALU 通用寄存器组 选通门 选通门 选通门 F1 FsOVRZC 必要完善 单累加器变多累积器 两个选通门均变为多路送操作数到ALU处理接收门送指定累加器 增加的控制信号 操作数来源 13 实现补码加减运算的逻辑电路 ALU 通用寄存器组 选通门 选通门 选通门 F1 FsOVRZC 必要完善 单累加器变多累积器 两个选通门均变为多路送0还是送1到ALU处理接收门送每个累加器 支持寄存器移位功能 接收门变为三选一 即分别接收本位 低位 高位送来的信息送累加器 增加的控制信号 结果处理 14 实现补码加减运算的逻辑电路 ALU 通用寄存器组 选通门 选通门 选通门 F1 FsOVRZC 必要完善 单累加器变多累积器 两个选通门均变为多路送0还是送1到ALU处理接收门送每个累加器 支持寄存器移位功能 接收门变为三选一 即分别接收本位 低位 高位送来的信息送累加器与外部部件的入出联系 输出 输入 15 实现补码加减运算的逻辑电路 ALU 通用寄存器组 选通门 选通门 选通门 F1 FsOVRZC 必要完善 单累加器变多累积器 两个选通门均变为多路送0还是送1到ALU处理接收门送每个累加器 支持寄存器移位功能 接收门变为三选一 即分别接收本位 低位 高位送来的信息送累加器与外部部件的入出联系 输出 输入 16 实现补码加减运算的逻辑电路 ALU 通用寄存器组 乘商寄存器 选通门 选通门 选通门 F1 Y FsOVRZC 可选择的完善 支持硬件乘除运算指令需要增加一个Q寄存器该寄存器应能自行移位 选通门 送入 输出 17 实现补码加减运算的逻辑电路 ALU 通用寄存器组 乘商寄存器 选通门 选通门 选通门 F1 Y FsOVRZC 可选择的完善 支持硬件乘除运算指令需要增加一个Q寄存器该寄存器应能自行移位它应能接收与送出数据 选通门 送入 输出 18 实现补码加减运算的逻辑电路 ALU 通用寄存器组 乘商寄存器 选通门 选通门 选通门 F1 Y FsOVRZC 选择完善 支持硬件乘除运算指令需要增加一个Q寄存器该寄存器应能自行移位应能接收与送出数据 选通门 送入 输出 19 二选一 ALU 二选一 三选一 R0 R1 R 三选一 Q 三选一 n CyF 0000OVRF15 Y15 Y0 D15 D0 C in 数据输出 数据输入 乘商 通用寄存器 定点运算器部件实例 OE A B Am2901 状态输出 A口地址 B口地址 RAM15 RAM0 Q15 Q0 R S 控制信号 I2I1I0 I5I4I3 I8I7I6 选数据源 选操作功能 选结果安排 20 运算器的控制与操作 ALU支持多种算数与逻辑运算功能需要提供运算功能选择信号寄存器组含多个累加器需要提供两组选择累加器编号的信号有多种不同方案组合数据送ALU的使用要求需要提供选择数据组合的信号运算器内寄存器有多种接收数据的不同方案需提供那个寄存器接收 按什么办法接收的控制信号累加器与乘商寄存器的移位关系寄存器最高位与最低位的移入信号需用另外线路提供 21 入出信号及引脚 Y15 Y0 D15 D0 RAM15 Q15 RAM0 Q0 CP OE Cin CyF 0OverF15 运算器部件 A3 A0 B3 B0 I8 I6I5 I3I2 I0 22 入出信号及引脚 Y15 Y0 指示灯显示 D15 D0 开关拨数 RAM15 Q15 RAM0 Q0 CP OE 已接地 Cin CyF 0OverF15 运算器部件4片2901 1片2902 A3 A0 B3 B0 I8 I6I5 I3I2 I0 一片GAL 一片GAL 2个12位的微型开关 SCi SST SSH 23 Am2901的控制信号 编码I8I7I6I5I4I3I2I1I0000QFFR SAQ001FS RAB010BFAR S0Q011BFFR S0B100BF 2QQ 2FR S0A101BF 2FR SDA110B2FQ2QFR SDQ111B2FFR SD0 BQY RS 运算器用的GAL20V8的控制信号 GAL1 状态寄存器GAL3 进位入 移位入SSTCZVSSCi运算Cn运算Cn000CZVS00加0减1001CyZROVF1501加1减0010内部总线的一位10加C减 C0111ZVS11方波方波1000ZVSSSH左移位右移位101RAM0ZVS000X0X110RAM15ZVS01CXCX111Q0ZVS10Q15 F15CyRAM0RAM0Q0RAM15Q15 25 控制器提供的控制信号 B55 B48下地址B47 B40B39 B32备用CI3 CI0SCCSC备SSTB31 B24B23 B16MIOI8 I6REQI5 I3WEI2 I0A口B15 B8B7 B0B口SCiSSHSADC1SBDC2 26 教学计算机的运算器概述 教学计算机的运算器的组成与设计字长16 8 位 用4 2 片4位的位片结构的Am2901组成1 要详细介绍Am2901芯片的内部组成和实现的功能2 怎样连接4 2 片Am2901成为16 8 位的运算器3 怎样解决运算器实用中的几个问题 1 如何给出Am2901最低位的进位输入信号 2 如何处理运算结果的标志位 3 如何处理移位指令 置 1 C和清 0 C触发器的指令 4 如何支持硬件乘法 除法指令重点是前2项内容和第3项中的 1 2 教学计算机运算器的控制和使用 包括教学实验 27 4位的Am2901内部组成与功能 组成算逻运算部件16个累加器乘商寄存器Q5组多路选择门 功能8种运算功能8种数据组合8种结果处理 28 ALUSR Cn F F3F 0000OVRCn 4 Am2901芯片是一个4位的位片结构的运算器器件 内部组成讲解如下 第一个组成部分是算逻运算部件ALU 完成3种算术运算和5种逻辑运算 共8种运算功能 其输出为F 两路输入为S R 最低位进位Cn 4个状态输出信号 如图所示 符号位结果为零结果溢出进位输出 R SS RR SR SR SR SR SR S 8种运算功能 000001010011100101110111 3位功能选择码 29 B16个A通用寄存器 ALUSR B锁存器 A锁存器 Cn F F3F 0000OVRCn 4 A口地址 B口地址 第二个组成部分是通用寄存器组由16个寄存器构成 并通过B口与A口地址选择被读的寄存器 B口地址还用于指定写入寄存器 通过B口地址 A口地址读出的数据将送到B A锁存器 要写入寄存器的数据由一个多路选择器送来 写入 30 B16个A通用寄存器 ALUSR B锁存器 A锁存器 Q寄存器 Cn F F3F 0000OVRCn 4 A口地址 B口地址 第三个组成部分是乘商寄存器Q它能对自己的内容完成左右移位功能 其输出可以送往ALU 并可接收ALU的输出结果 31 该芯片的第四个组成部分是5组多路选通门 包括 B16个A通用寄存器 三选一 二选一 ALUSR B锁存器 A锁存器 Q寄存器 Cn F F3F 0000OVRCn 4 输入D A口地址 B口地址 一组三选一门和另一组二选一门用来选择送向ALU的R S输入端的数据来源 包括 Q寄存器 A口 B口数据 外部输入D数据共8种不同组合 32 B16个A通用寄存器 三选一 二选一 ALUSR B锁存器 A锁存器 Q寄存器 Cn F F3F 0000OVRCn 4 输入D A口地址 B口地址 8种数据组合 R S AQAB0Q0B0ADADQD0 3位数据选择码 000001010011100101110111 一组三选一门和另一组二选一门用来选择送向ALU的R S输入端的数据来源 包括 Q寄存器 A口 B口数据 外部输入D数据共8种不同组合 33 B16个A通用寄存器 三选一 二选一 三选一 三选一 ALUSR B锁存器 A锁存器 Q寄存器 Cn Q3 Q0 RAM0 RAM3 F F3F 0000OVRCn 4 输入D A口地址 B口地址 一组三选一门完成把ALU的输出 或左移一位 或右移一位的值送往通用寄存器组 最高 最低位移位信号有双向入 出问题 一组三选一门完成Q寄存器的左移一位 或右移一位 或接收ALU输出值的功能 最高 最低位移位信号有双向入 出问题 34 二选一 B16个A通用寄存器 三选一 二选一 三选一 三选一 ALUSR B锁存器 A锁存器 Q寄存器 Cn OE Q3 Q0 RAM0 RAM3 F 输出Y F3F 0000OVRCn 4 输入D A口地址 B口地址 一组二选一门 选择把ALU结果或A口数据送出芯片 给出输出Y的数据 Y输出的有无还受使能信号控制 仅当 OE为低才有Y输出 OE为高Y输出为高阻态 35 8种结果处理 3位控制码通用寄存器Q寄存器Y输出000Q FF001F010B FA011B FF100B F 2Q F 2F101B F 2F110B 2FQ 2FF111B 2FF 36 运算器 三大件运算暂存乘除快多路选通连起来 数据组合选择 I2I1I0 运算功能选择 I5I4I3 运算结果处理 I8I7I6 运算 暂存 乘除快 数据组合有内外 运算功能指明白 存移输出巧安排 多路选通连起来 存移输出巧安排 存移输出巧安排 存移输出巧安排 37 二选一 B16个A通用寄存器 三选一 二选一 三选一 三选一 ALUSR B锁存器 A锁存器 乘商寄存器Q Cn OE Q3 Q0 RAM0 RAM3 F 输出Y F3F 0000OVRCn 4 输入D A口地址 B口地址 Am2901内部组成 组成算逻运算部件16个累加器乘商寄存器Q5组多路选择门功能8种运算功能8种数据组合8种结果处理 I5 I3 I2 I0 I8 I6 38 运算器的时钟脉冲信号 运算器的时钟脉冲信号CP教学计算机的主频 1 8432MHz 3 A B口锁存 通用寄存器接受 Q接受 周期 和低电平的作用注意两个跳变沿 39 Am2901的操作使用 操作功能 控制信号B口A口I8I7I6I5I4I3I2I1I0Cn R0 R0 R1 R2