中文翻译-使用8051单片机验证和测试单粒子效应的加固工艺

第 1 页 共 15 页使用8051单片机验证和测试单粒子效应的加固工艺Validation and Testing of Design Hardening for Single Event Effects Using the 8051 Microcontroller摘要随着代工业务（抗辐射加固设计的芯片制造加工厂专门从事的一项业务）的减少，使用非专用代工业务的新技术逐步发展起来。在这篇论文中，我们将在空间环境中讨论单粒子效应（SEE）的验证方法。课题包括需要测试的类型和设计覆盖面（即他们是否需要验证设计库的每个应用程序）。文章所提到的 8051 单片机核心是根据美国航天局的高级微电子研究所（IAUE）的 CMOS 超低功耗辐射容错技术（CULPRiT）设计的。它是评价两个 8051 工业用设备单粒子效应缓和技术的一项设计。索引词单粒子效应，加固工艺，微控制器，辐射效应。1.导言美国航天局要在空间辐射环境中最低限度地使用资源条件下，不断努力提供最好科学方法。然而，拥有最先进的技术的工业用抗辐射加固微电子器件，几代产品中都有相对局限性，所以美国航天局的这一任务很有挑战性。本文所介绍的方法是使用加固微创设计技术的工业代工。这通常称为加固工艺（HBD）。这种使用设计程序库和自动化设计工具设计的常规加固工艺器件可为美国宇航局提供一种解决方法，它能及时满足严格的科学性能规格，具有成本低，和可靠性高的特点。但是，仍然存在一个问题：常规辐射加固器件有许多和/或硅片辐射条件测试，加固工艺的验证需要哪些类型的试验?2.加固工艺检测设备的考虑美国的测试技术是要使单个器件通过如 ASTM，JEDEC 的，和 MIL-STD883 等的标准和组织的测试。通常情况下使用的是 TID（Co-60）和 SEE（重离子和/或质子）第 2 页 共 15 页来验证器件。那么，什么是 HBD 器件所独有的验证呢?由于不采用“常规”工业现成（COTS）装置或没有固化的专用集成电路（ASIC），加固工艺的器件需要确定如何验证设计程序库而不是设备硬度。也就是说，有了测试芯片，我们是不是就可以在未来器件上使用相同的程序库了?试想，如果卖主 A 的设计的新的固化工艺程序库可移植性可比卖主 B 和 C 的都好，那么 A 设计，测试的测试芯片就是可接受的了。9 个月后，美国航天局飞行项目就会使用卖主 A 的程序库设计了新器件进行组合了。这是否需要完成辐射条件测试?回答这个问题之前，先看一下其他的问题。如何完整地测试芯片?所有程序库元素来验证每个单元是否有足够的统计覆盖?如果美国航天局新的设计部分使用了设计程序库或使用了没有充分描述的部分，可能就需要全部测试了。当然，如果固化的部分工艺依靠一个进程的固有抗辐射硬度，也可以放弃一些测试（如 SEL 早先的样本）。另外，其他考虑因素还包括运作速度和工作电压。例如，如果在电源电压 3.3V的条件下，用测试芯片静态地测试单粒子效应，所测得的数据在电源电压 2.5V 操作频率 100MHz 的条件下是否适用?动态因素（即非静态操作）包括单粒子瞬变（SETs）的普及效果。更高的频率可能更关注这些。需要考虑的因素是，设计程序库，测试范围，铸造特点必须是已知的，并且深刻理解测试用途。如果所有这些因素都已经具备或测试芯片已被验证，那么测试就没有必要了。美国航天局的电子零件封装（NEPP）计划是为了探讨这些因素的类型。3.用 8051 单片机评估加固工艺由于性能的不断提高和功耗的不断降低，微控制器在美国航天局和国防部的系统设计上的应用正越来越多。现在，美国航天局和国防部计划正在不断地改进固化工艺。微控制器是一个这样的工具，正在深入量化抗辐射固化的改进。这些计划的实例是 Mission 研究公司（MRC）与高级微电子研究所（这项研究的重点）所研制的8051 微控制器。在自然空间辐射环境中，由于这些固化工艺的使用，美国宇航局在航天飞行中系统中使用验证技术成为必要。8051 单片机是一个行业标准架构，被广泛接受和应用，并作为一种开发工具。第 3 页 共 15 页有许多工业供应商，他们供应这种控制器或把这种控制器集成到某种类型的系统芯片的结构。医学研究理事会和高级微电子研究所都选择这个设备，但他们论证的是两种截然不同固化工艺。医学研究理事会的实例是使用时间锁存，需要具体时间以确保单粒子效应减少到最低限度。高级微电子研究所采用超低功耗，以及布局和建筑固化工艺的设计原则来实现其结果。这些是与 Aeroflex 联合技术微电子中心（UTMC）完全不同的方法，抗辐射固化的 8051 的工业供应商，利用抗辐射固化进程研制自己的 8051 单片机。一台设备广泛涉及的技术使得 8051 成为技术评价的理想载体这项工作的目标是从高级微电子研究所得到 CMOS 超低功耗辐射容错进程的技术评价。其他两个过程-英特尔的 8051 商业设备标准和采用国家最先进的加工从达拉斯半导体版本是这个进程的基础，。商业研究一一比较了他们的成本效益，性能和可靠性。技术性能的评价是为测试微控制器开发硬件和软件。完备进程中目的是优化测试过程以尽可能获得完整的评价。这包括利用现有的硬件和在微控制器上运行的软件对所有子处理器进行评价。这个进程还会使我们较完整地理解如何测试复杂的结构，如微控制器，以及将来如何更有效地测试这些结构。4.测试装置这一试验的评价使用了三款器件首先是美国航天局的设备，这是进行评估主要设备。其他两个设备是两种版本的商业 8051，分别由英特尔公司和美国达拉斯半导体制造。图 1 硬件框图测试系统第 4 页 共 15 页英特尔的设备是无存储器型，这是经典的 8052MCS-51 单片机电路版。他们工作环境是额定电压+5 伏，温度范围在 0 至 70C，时钟频率为 3.5 兆赫至 24 兆赫。他们由英特尔 P629.0CHMOSIII-E 进程制造的。达拉斯半导体器件都很相似因为他们都是 ROMless8052 单片机，但他们加强方式不同。他们的额定电压从 4.25 至 5.5,温度在 0 到 70C,时钟频率高达 25 兆赫。第二次全内置串口，增设七个中断，一个看门狗定时器，一个掉电复位，双数据指针和变速外设访问。此外，重新设计技术核心，最终使该机器周期缩短，从而得到有效的处理能力，这大约是 2.5 倍（快）比标准的 8052 器件。不同于器件工作所固有的功能，这些功能没有被利用是为了达拉斯和英特尔的测试代码最大限度地相似。CMOS 设备是 MSC-51 系列的一个版本，与超低功耗（ULP）进程代工许可的C8051HDL 核心兼容。C8051 设备在电源电压为 500 毫伏运行，高压部分包括一个片上输入/输出信号电平转换接口。超低功耗辐射容错技术 C8051 设备需要两个单独的电源电压；500 毫伏和理想的接口电压。C8051 是 ROMless 与 MSC-51 系列指令系统兼容的。5.测试硬件8051 被测设备（DUT）作为实用电脑组成部分进行了测试除了被测设备本身，在被测设备计算机其他组成部分从立即地区辐射光束被删除。一个独特的硬连线标识符字节所带有的小卡（每种被测设备封装类型有一个）控制被测设备，晶体，并旁路电容器（和电压电平转换为被测设备）。这种“被测设备板”是由短 60 导体带状电缆连接到“主板”。各主板的所有其他组件需要被测设备计算机完成，包括在一些设计名义上是没有必要的组件（如外部内存，外部 ROM 和地址锁存器）。第 5 页 共 15 页图 2 硬件测试框图被测设备计算机和测试控制计算机是由串行电缆连接，而两者之间的通信由控制器（即运行定制的串行接口软件）建立。这个控制器软件涉及被测设备的命令，被测设备码的下载，和被测设备辐射前后搜集来的实时错误。1 赫兹信号源为被测设备提供了一个外部看门狗定时信号，其看门狗输出是通过一个示波器监测。监测电源供应来得到闭锁指示。6.测试软件8051 测试软件的概念很简单。它的目的是要作为一个模块化设计，为被测设备的每一个具体部分的设计一系列小型试验程序。因为每个试验是独立的，他们是独立加载的，在被测设备也是相互独立执行的。这将确保在测试时只有 8051 被测设备所需的部分在运行，并有助于测试时发生错误的精确定位。全部测试程序先驻存在控制器电脑中，然后通过串行接口加载到被测设备计算机。这样，个别试验可以在任何时间被修改。还可以制定和补充额外的测试，而不会影响整体测试设计。只有驻存在被测设备永久编码，是启动代码和在控制器 PC 与被测设备建立之间的通信的串行代码装入例行程序。所有执行的测试程序：外部通用异步接收和发送装置（UART 接口），用来传送错误信息和控制器计算机之间的通信。外部实时时钟，作为数据错误标记。看门狗，必要时为 8051 正常运行和重新启动的可视化确认提供测试代码。“混乱”的例行程序，如果它偏离代码空间就会重置程序计数器。第 6 页 共 15 页外部遥测数据存储器，数据传输发生中断时提供的数据备份。应当指出的是，考虑到所有接收数据最高的可靠性，每个试验中，返回遥测（包括时间标记）被同时送往测试控制器和遥测内存。每一个软件测试使用简要介绍如下：中断-这项测试用到 6 个可用中断矢量图中的 4 个来触发例程（串行，外部，定时器 0 溢出，以及定时器 1 溢出），累加器定期地与一个已知值比较，然后启动例行程序顺序地修改累加器的值。意外值传与寄存器信息一起传送。逻辑-这个测试进行了一系列的逻辑和数学计算，并提供三种类型的错误鉴定：1）加法/减法，2）逻辑运算，3）乘法/除法。计算和期望值的所有不匹配与其他有关寄存器信息一起传送。存储器-这项测试间接地用 0x55 模式装在内部数据存储器的地址 D：0x20到 D：0xff（或 D：0x20 到 D：0x080 为 CMOS 超低功耗辐射容错被测设备）。当出错信息和寄存器值被传送，不断进行比较，纠正。程序计数器-取不同的偏移地址时，该程序计数器是用来取常数的。常数与已知值进行比较，不匹配结果与有关寄存器信息一起传送。寄存器-这项测试程序装在中的四（0,1,2,3）段的通用寄存器或者0xAA（段 0 和 2）或 0x55（段 1 和 3）。模式交替为了测试状态字（PSW）特殊功能寄存器，其中控制通用寄存器段的选择。然后通用寄存器段，比较他们的预期值。所有不匹配被更正，错误信息传送。特殊功能寄存器（SFR）-这项测试使用可特殊功能寄存器 21 位中的 12 位的已知静态值，然后不断地比较已知值与当前值。不匹配与已知值和错误信息被重新装入。栈-这项测试通过把操作数压入和弹出堆栈进行运算。意外值由于堆栈的错误或堆栈指针本身和有关的寄存器信息被传送。7.测试方法通过执行位于地址 0x0000 指令代码来启动被测设备计算机。起初，这个地址的设备是一个以前载有“开机/串行装载机”代码的可擦写可编程只读存储器。此代码初始化被测设备计算机及接口通过串行连接的计算机的控制，“测试控制器”。被第 7 页 共 15 页测设备计算机下载测试代码并把它放入程序代码存储器（位于被测设备计算机主板）。然后启动电路，同时进行两个功能：被测设备的复位线保持有效一段时间（大约10 毫秒）；并且，驻存在程序码 RAM 的测试代码映射到地址 0x0000（在被测设备计算机内存空间该可擦写可编程只读存储器将不再被访问）。苏醒后，从重置，通过执行地址 0x0000 指令代码再次启动被测设备电脑，但这个时候，代码不是启动/串行装入程序代码，而是测试代码。不论在被测设备计算机的功能性如何，测试控制计算机始终保留了强制重置/映射功能。因此，如果测试运行没有一个单一事件功能中断（SEFI）无论是被测设备计算机本身或测试控制器可以终止了测试，并允许执行后测试功能。如果 SEFI 发生，测试控制器强制重新启动到开机/串行装入程序代码然后执行后的测试功能。在被测设备的任何测试，被测设备行使的部分功能（例如，寄存器操作或内部RAM 的检查，或定时器操作）在最高利用可能，同时使最小定期报告的测试控制计算机转达的被测设备计算机仍然起作用。如果此报告停止，测试控制器知道了，一个 SEFI 发生。这种定期的数据被称为“遥测”。如果被测设备遇到了一个错误，不能中断功能（例如，数据寄存器不匹配）通过描述的错误串口有发出一个更多的长篇报告，并继续进行测试。8.测试结果所有的测试报告进行了总结，德州农工大学回旋加速器设施使 15 伏/阿姆河能量调整。有效线性能量转移(让)测试范围从 2 到 85 兆 MEV- cm2 /毫克。图 3 中断测试截面比较第 8 页 共 15 页图 3 - 9 显示了每个钻头横截面曲线的七种不同的软件测试。在每个这些数字,截面曲线的英特尔,达拉斯半导体和祸首设备策划进行比较。注意:一个数据点绘制与向下指向箭头表明任何事件观察,条件和关键是刚才绘制在一个超过总影响水平。第一个观察到从这些数字是差异让阈值水平之间商业版本和罪魁祸首。在几乎每一个情况下,两个商业设备显示事件最低让测试,大约 2 MEV- cm2 /毫克。罪魁祸首设备,另一方面,不显示任何影响直到一个让大于 20 MEV- cm2 /毫克。在图 3 至 8,饱和截面商业设备通常是一到两个的订单级高于设备的罪魁祸首。在图 9(记忆测试结果),初始流量的截面曲线似乎表明,这一趋势将继续。然而,在一个让约 60MEV- cm2 /毫克 ,魁罪祸首数据以一个近似一个数量级跳在交叉部分未观测到任何其他测试。这个对这种现象提出的机制提出了讨论部分遵循。图 4 逻辑测试截面比较第 9 页 共 15 页图 5 程序计数器测试截面比较图 6 堆栈测试截面比较图 7 SFR 测试截面比较图 8 注册测试截面比较第 10 页 共 15 页图 9 记忆测试截面比较最后,图 10 显示了 SEFI 截面所有三个设备测试(SEFI 数据可用自单片机是积极测试)。与建类型的事件,让显示的阈值商业设备大约是 2 和祸首设备显示阈值高于20 MEV- cm2 /毫克。同时,饱和截面超过一个数量级低技术的罪魁祸首比商业技术。图 10 SEFI 截面比较图 10 还显示了锁封事件开始。封锁的英特尔设备发生在一个让约 30 MEV- cm2/毫克达和拉斯半导体设备显示证据的封锁大约 40 MEV- cm2 /毫克。罪魁祸首技术设备不显示任何证据的封锁让测试最高,约 85 MEV- cm2 /毫克。因为没有封锁是观察罪魁祸首设备、测量截面的封锁商业设备没有做(即不需要验证的罪魁祸首技术)。第 11 页 共 15 页9.讨论A.单粒子闭锁为什么 CMOS 超低功耗辐射容错设备不发生闭锁现象，主要原因是 0.5 伏特工作电压低于闭锁发生需要的额定电压。此外，所使用的元件库还引进了重型双防护方案4。这个方案已被证明能多次非常有效地使 CMOS 电路完全不受 SEL 高达120MeV-cm2/mg 测试限制的影响。电路工作在 5,3.3 和 2.5 伏特是可以的，0.5 伏特的 CMOS 超低功耗辐射容错电路也是可以的。在一个实例中，一个在非外延晶圆上制造的 5 伏的电路不受 SEL 的测试限制的影响。CMOS 超低功耗辐射容错设备设计即使在考虑到 0.5 伏特的电路时，仍选择继续支付防护的固定成本（10-15）。但是，考虑到实用的回偏电压，电压可以超过现在的额定电压。B单粒子翻转CMOS 超低功耗辐射容错设备使用的存储单元的一级结构是单粒子防护技术（SERT）。假设了单粒子防护技术单元拓扑和单粒子翻转节点，预计在单粒子防护技术单元将完全不受存在内部的存储单元本身的 SEUs 的影响。显然还有其他的事情。CMOS 超低功耗辐射容错 8051 此处所报告的结果与 CMOS 超低功耗辐射容错 CCSDS 无损压缩芯片（USES）获得的一些结果非常相似 CMOS 超低功耗辐射容错 CCSDS 无损压缩芯片的合成使用了与 CMOS 超低功耗辐射容错 8051 相同的工具和程序库。在两个有效的线性能量转移值，37.6 和 58.5MeV-cm2/mg 时，CMOS 超低功耗辐射容错 CCSDS 无损压缩芯片,SEU 截面数据7作为一个频率的函数。在横截面与时钟成比例时，这两种情况下数据与线性模式拟合良好。在线性能量转移 37.6 情况下，零拦截频率基本上发生在零断面点，这表明从组合逻辑可以获得所有这些 SEUs 被SETs。线性能量转移 58.5 时，SET（频变）的组件是位于的“直流偏置”组件的上面-大概是发生内部的第二次翻转机制的单粒子防护技术元件有效的线性能量转移闸值排在第二位。CMOS 超低功耗辐射容错设备使用的方案是基于单粒子防护技术元件容错输入性质，此时多余的输入数据是提供给单独的存储节点。思路是多余的输入数据是由一个总的重复组合逻辑（称为“双轨设计”）提供，这样一个防护上简单的 SET 就不能产生翻转。因此，其他的一些翻转机制就要发生。单个粒子删除是把一个 SET 放第 12 页 共 15 页在逻辑流的两个半部分上，逻辑流允许一个 SET 产生一个翻转。小心地把双重敏感节点单粒子防护技术元件分开，但组合逻辑路径的自动布线要与双敏感节点足够接近。在这一点上，CMOS 超低功耗辐射容错 SEU 理论的解释是，在一个有效的线性能量转移 20 个值中，能量集中点足够广泛，足以（和正确的位置）在组合逻辑流的两个半部分产生一个 SET。增加有效的线性能量转移使这种效应涉及的范围更广，由此产生了更大的横截面。此外，第二个 SEU 机制，开始约 40-60 线性能量转移，收集足够多的干扰，能够有效地翻转的单粒子防护技术元件的冗余存储节点倍数。在这 0.35 微米程序库，节点分离是几微米。然而，因为它只需负责打破 1 节点操作系统在 0.5 伏特，具有与晶体管有效的阈值约 70 毫伏，这是可能的效果得到遵守。另外一个事实，即每比特内存破坏截面 CMOS 超低功耗辐射容错设备和工业技术大约平等，表明元件本身已对翻转敏感。10.结论利用 8051 微控制器作为测试工具，完成了对加固工艺（CMOS 超低功耗辐射容错技术）单粒子效应敏感性的详细比较。本文讨论了所用到的测试方法并提出了一种比较方法，通过采集数据比较工业技术与 CMOS 超低功耗辐射容错技术。CMOS 超低功耗辐射容错设备有较高的线性能量转移闸值并且始终不发生闭锁现象。除了在线性能量转移最高值时的存储器的测试，所有翻转粒子横截面曲线都比工业设备的低 1-2 个数量级。此外，提出了解释了这些结果的理论，这个理论以 CMOS 超低功耗辐射容错技术为基础。本文还证明了把硬度量化成固化工艺的测试方法。通过在器件结构（即，不只是一个测试芯片）应用 HBD 技术，以及等价商业设备比较结果，人们可以有信心在这一的硬度