周期测量电路课设

1 一 一 概述概述 本实验要求设计一个周期测量电路 要求计数器的最大值为 200 基础时钟的周期 为一毫秒 用 LED 数码管显示并且有手动开始和复位功能 其原理为用三五定时器产 生时钟信号 同时用脉冲整形电路使待测信号的整个周期输出为高电平 并把时钟信 号与整形后的待测信号叠加 记录在整形后的待测信号的高电平内时钟信号的个数 用此个数与时钟信号的周期相乘 既得出待测信号的周期大小 二 方案论证二 方案论证 整个电路的模块图如上图所示 分为五个部分 为时钟产生电路 分频器 显示 电路 计数器和脉冲整形电路 时钟产生电路的原理是由 555 定时器构成 产生周期 为 1ms 的时钟信号 分频器的作用是增大信号周期 减小信号频率 使得待测信号周 期的范围增大 脉冲整形电路是把待测信号的一个周期转变成高电平输出 计数器即 记录在整形后待测信号的高电平内时钟信号的个数 三 电路设计三 电路设计 1 时钟产生电路 时钟产生的原理是 555 定时器构成多谐振荡电路 实验要求输出为 1ms 的信号 所以根据公式 T R1 2R2 Cln2 给电阻和电容取值 下图为组成图 在计算过程中 电阻 1 的理论值应取 44k 但是由于软件里没有 44K 所以用 44 2k 近似替代 脉冲整形电路 时钟产生电路分频器 计数器 显示电路 图 1 周期测量电路的原理框图 2 CLK 图 2 时钟产生电路 2 分频器 分频器由计数器和数据选择器两部分组成 其中计数器用三片十进制同步加法器 74ls16 连接完成 此加法电路采用串行连接方式 原始信号每经过一个芯片周期便 扩大十倍 已知 555 定时器的连成的多谐振荡电路输出为 1ms 所以信号经过第一个 芯片时周期为 10ms 经过第二个芯片为 100ms 进过第三个芯片为 1000ms 再把每个 芯片的输出端接在八选一数据选择器上 通过八选一数据选择器的 ABC 端控制选择电 路 当输入 000 时选择输出 1ms 输入 001 选择输出 10ms 输入 010 时选择 100ms 选择 011 选择输出 1000ms 3 CLK D0 D1 D2 D3 图 3 分频器的计数器部分 时钟输入端 数据选择端 输出端 图 4 分频器的数据选择部分 3 脉冲整形电路 脉冲整形电路是由频率发生器和一片十进制计数器 74ls160 构成的 时钟输入端 接进频率发生器产生的信号 输出端可以把输入信号整形成方波 CLK 为上升沿有效 第一个上升沿来时输出端为 0001 输出高电平 当下一上升沿信号来时 输出端为 0010 QB 端通过非门接入 ENP 和 ENT 端 使芯片停止工作 从而输出一个完整周期 的高电平脉冲信号 4 输出整形后的待测信号 图 5 脉冲整形电路 4 计数器和显示电路 要求最大计数为 200 所以在第三级的 74ls160 芯片上 在 QB 输出端加一个非门 连接到第一级的 ENP 和 ENT 上 使得当计数器计数到 200 时计数器停止工作 停在 200 信号输入端 5 图 6 计数器和显示器 5 清零控制电路 此部分设一个开关两个档位 如图当输入上方一档时计数器正常工作 当接入下 方一档时低电平输入计数器的 CLR 清零端使得显示器清零 计数器清零端 选择工作 选择显示器清零 图 7 清零控制电路 四 性能的测试四 性能的测试 1 时钟产生电路测试 输出周期为 1ms 的信号 6 图 8 时钟产生电路测试 2 分频器的测试 周期为 1ms 的时钟信号经过分频器后输出波形如下图所示 从下至上为第 0 1 2 3 输出波形 7 图 9 分频器的测试 3 脉冲整形电路测试 脉冲整形电路可以有多种接法 但是本实验中要求显示器能把计数停在固定值 所以需要用到 ENP 和 ENT 端 并且考虑此电路用到较多的 74LS160 芯片 出于成本 考虑脉冲整形电路用 74LS160 连接 周期为 1ms 的时钟信号经过分频器后输出波形 如下图所示 信号发生器初始化为 50HZ 可见输出端输出一个宽度为输入信号长度 的高电平信号 正弦波为输入信号 方波为输出信号 分频器级数第 0 级第 1 级第 2 级第 3 级 周期1ms10ms100ms1000ms 8 图 10 脉冲整形电路测试 4 计数器和显示电路测试 选择第一档位 即时钟信号周长为 1ms 输入 50HZ 的待测脉冲信号 计数器显 示 20 图 11 计数器和显示电路测试 9 5 清零电路的测试 选择下方档位时显示电路清零 图 11 清零电路的测试 6 电路整体性能测试 信号发生器选择 10HZ 在数据选择输入端输入 0001 时钟信号为 10ms 四踪示 波器分别接入多谐振动器的输出端 数据选择器输出端的 被测信号波形 整形后的 被测信号波形 从上至下依次为 多谐振荡器产生波形 数据选择后的时钟波形 正 弦波为待测波形 下面方波为整形后的波形 图 12 电路整体性能测试 五 结论五 结论 该电路工作正常 555 定时器输出周期为 1ms 的信号 分频器可以把信号扩大到 10 10ms 100ms 1000ms 脉冲整形电路工作正常 计数器工作正常 当测试频率大于 50HZ 时计数器会产生细微偏差 这是由于 555 定时器输出不准和电路本身所致 总 体而言 该电路能完成实验内容 并且有手动开始和清零功能 六 性价比六 性价比 该电路一共用到三种芯片 都为常见芯片 分频器和计数器都用 74ls160 芯片连 接完成 脉冲整形电路也用 74ls160 完成 使得完成实际电路时成本降低 七 课设体会及合理化建议七 课设体会及合理化建议 在这次课程设计的过程中 我收获了知识和很多感悟 在刚刚接到任务书的时候 感觉无从下手 感觉书本上的知识与课程设计中的内容有距离 而且课设中要求了自 己不很熟悉的内容和陌生的名称 在查找资料的过程中又觉着题目不难 可是实际上 手在 Miltisim 软件上动手连接时又出现了这样或那样的错误 例如 在我想完成手 动清零开关时用非门直接连接到电源想获得低电平 但是软件提示错误 结合老师答 疑和思考 得出了连接电路时不能直接控制电源这样结论 后来我用与门解决了清零 的问题 在想让计数器计数静止的问题上也疑惑了好久 后来通过进一步了解芯片各 个引脚的功能解决了这一问题 弥补了之前在学习数电中的不足 修正了对芯片功能 的片面理解 这次课程设计让我受益匪浅 知道了在今后的学习中还需要多听多问 在动脑的同时动手解决问题 参考文献参考文献 1 阎石主编 数字电子技术 M 北京 高等教育出版社 2006 年 2 陈振官等编著 新颖高效声光报警器 M 北京 国防工业出版社 2005 年 3 童诗白 华成英主编 模拟电子技术基础 M 北京 高等教育出版社 2003 年 4 谭博学主编 集成电路原理与应用 M 北京 北京航空航天大学出版社 2007 年 5 李银华主编 电子线路设计指导 M 北京 高等教育出版社 2006 年 6 孙肖子 邓建国等主编 电子设计指南 M 北京 高等教育出版社 2006 年 11 附录附录 I 总电路图总电路图 A1 555 VIRTUAL GND DIS OUTRST VCC THR CON TRI U1 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U2 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U3 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U4 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U5 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U6 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U7 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 XFG1 U8 74LS151D W 6 D0 4 D1 3 D2 2 D3 1 D4 15 D5 14 D6 13 D7 12 A 11 C 9 B 10 Y 5 G 7 U9 DCD HEX U10 DCD HEX U11 DCD HEX 4 7 8 1 2 56 9 10 11 12 VCC 5V VCC 5V 18 19 VCC 5V VCC 5V VCC 5V U12F 7405N 20 U13D 74S08D 22 23 24 GND GND R2 50k C2 10nF 26 27 28 25 U14 NAND2 3 29 1415 16 21 17 C1 10uF R1 44 2k J1 Key Space VCC VCC 30 VCC U15A 74S08D VCC 31 VCC 13 12 附录附录 II 元器件清单元器件清单 序号编号名称型号数量