数字显示电路设计

精品文档 1欢迎下载 物理与电子工程学院 数字电路 课程设计报告书 设计题目 设计题目 数字显示电路设计 专专 业 业 自动化 班班 级级 10 级 1 班 学生姓名学生姓名 李想 学学 号号 2110341106 指导教师指导教师 胡林 年 月 日 精品文档 1欢迎下载 物理与电子工程学院物理与电子工程学院 课程设计任务书课程设计任务书 专业 自动化 班级 10 级 2 班 学生姓名李想学号 2110341106 课程名称数字电路设计题目数字显示电路设计 设计目的 主要内容 参数 方法 及 要求 1 课程设计是专业课学习过程中一个非常重要的环节 本次课程设计的目的是熟悉 和掌握数字显示电路的应用方法 为今后的工作和学习打下坚实的基础 2 理解数字显示电路的原理 3 掌握数字显示电路的应用范围 核心仪器及应用电路 4 检索阅读与课程设计课题相关的国内科技文献 书写并按时提交规范的课程设计 5 在调查 实验 论文撰写等环节中 应尊重事实 尊重实验结果 严肃认真的的 完成每一个环节的相关工作 6 课程设计应论述层次清晰 概念准确 语句通顺 7 独立完成课程设计的撰写工作 不得抄袭和剽窃他人成果 8 符合课程设计写作规范 整篇文章不少于 3000 字 工作量2 周时间 每天 3 学时 共计 42 学时 进度安排 第 1 天 下达任务书 第 2 5 天 搜集资料 完成课程设计的文献查阅 试验或调研工作 第 6 8 天 完成课程设计的初稿 并提交指导教师 第 9 14 天 完成课程设计的修改 最终定稿 主要参考 资料 1 路勇 电子电路实验及仿真 M 北京 北京交通大学出版社 2010 2 孟涛 电工电子 EDA 实践教程 M 北京 机械工业出版社 2010 3 高吉祥 电子技术基础实验与课程设计 M 北京 电子工业出版社 2005 4 候建军 电子技术基础实验 综合设计实验与课程设计 M 北京 高等教育出版社 2007 指导教师 签字 教研室主任签字 精品文档 2欢迎下载 摘 要 采用动态扫描的方式实现设计要求 动态扫描显示需要由两组信号来控制 一组是字段输出口输出的字形代码 用来控制显示的字形 称为段码 另一组 是位输出口输出的控制信号 用来选择第几位数码管工作 称为位码 各位数 码管的段线并联 段码的输出对各位数码管来说都是相同的 因此在同一时刻 如果各位数码管的位选线都处于选通状态的话 6 位数码管将显示相同的字符 若要各位数码管能够显示出与本位相应的字符 就必须采用扫描显示方式 即 在某一时刻 只让某一位的位选线处于导通状态 而其它各位的位选线处于关 闭状态 同时 段线上输出相应位要显示字符的字型码 这样在同一时刻 只 有选通的那一位显示出字符 而其它各位则是熄灭的 如此循环下去 就可以 使各位数码管显示出将要显示的字符 MAX PLUS II 是一个完全集成化的可编程逻辑环境 能满足用户各种各样 的设计需要 它支持 Altera 公司不同结构的器件 可在多平台上运行 MAX PLUS II 具有突出的灵活性和高效性 为设计者提供了多种可自由选择的 设计方法和工具 丰富的图形界面 可随时访问的在线帮助文档 使用户能够快速轻松地掌 握和使用 MAX PLUSII 软件 MAX PLUSII 具有的强大功能极大地减轻了设计者的负担 使设计者可 以快速完成所需的设计 使用该软件 用户从开始设计逻辑电路到完成器件下 载编程一般只需要数小时时间 其中设计的编译时间往往仅需数分钟 用于可 在一个工作日内完成实现设计项目的多次修改 直至最终设计定型 MAX PLUS II 开发系统众多突出的特点 使它深受广大用户的青睐 关键词 数字显示电路 动态扫描 段码 精品文档 1欢迎下载 目 录 第一章 设计任务 1 1 1 项目名称 设计数字显示电路 1 1 2 项目设计说明 1 1 2 1 设计任务和要求 1 1 2 2 进度安排 1 1 3 项目总体功能模块图 2 第二章 需求分析 2 2 1 问题基本描述 2 2 2 系统模块分解 3 2 3 系统各模块功能的基本要求 3 第三章 设计原理 3 3 1 设计原理 3 3 2 MAXPLUSII 介绍 4 第四章 系统功能模块设计 5 4 1 1 数码管位选控制模块流程图 5 4 1 2 输入输出引脚及其功能说明 5 4 1 3 程序代码实现 6 4 2 数据选择模块 7 4 2 1 数据选择模 八选一模块 块流程图 7 4 2 2 输入输出引脚及其功能说明 7 4 2 3 程序代码实现 7 精品文档 2欢迎下载 4 3 七段译码器模块 8 4 3 1 七段译码器模块模块流程图 8 4 3 2 输入输出引脚及其功能说明 8 4 3 3 程序代码实现 8 第五章调试并分析结果 9 5 1 输入说明 9 5 2 预计输出 9 5 3 测试结果记录 9 5 4 测试结果分析 10 第六章 结论 10 6 1 心得体会 10 参 考 文 献 11 附 录 12 精品文档 11欢迎下载 第一章 设计任务 1 1 项目名称 设计数字显示电路 本项目的主要内容是设计并实现 8 位数码管轮流显示 8 个数字 该电路将 所学的数字电路与系统大部分知识和 VHDL 语言结合 1 2 项目设计说明 1 2 1 设计任务和要求 A 用 CPLD 设计一个八位数码管显示电路 B 8 位数码管轮流显示 8 个数字 选择合适的时钟脉冲频率实现 8 个数码 管同时被点亮的视觉效果 1 2 2 进度安排 第一周至第二周每周二 2 课时 共 10 课时 具体安排为 第一周至第三周 6 课时自行设计 第四周实验结果验收 第五周交报告并进行答辩 精品文档 22欢迎下载 1 3 项目总体功能模块图 f g e d c DP b a f g e d c DP b a f g e d c DP b a f g e d c DP b a f g e d c DP b a f g e d c DP b a f g e d c DP b a f g e d c DP b a 32选4数据选择器和数据扫庙控制器 七七七七七七 CLK sel0sel1sel2sel3sel4sel5sel6sel7 Q0 Q1 Q2 a b c d e fg LED七七七七七七七 A0A1A2A3 F0F1F2F3 A3A0A1A2B0B1B2B3C0C1C2C3D0D1D2D3E0E1E2E3F0F1F2F3G0G1G2G3H0H1H2H3A3A B C 第二章 需求分析 2 1 问题基本描述 基本系统流程图如下 精品文档 33欢迎下载 8七 七 七 七 七 8七 七 七 七 七 七 七 七 七 七 七 24七 4七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 A3A0A1A2B3A3 F0F1F2F3 2 2 系统模块分解 动态扫描显示电路的主要组成为 计数器 显示译码器 32 选 4 数据选择 器 扫描电路组成 2 3 系统各模块功能的基本要求 1 计数器 CN8 模块输入信号是时钟脉 clk 每遇到一个时钟脉冲 clk 上 升沿时 内部累 加器便加一 再把累加器所得结果与 2 进制数的形式输出 要显示 8 位数字 所以用 3 位 2 进制数作为输出 输出信号为 cout 0 2 2 八选一数据选择模块 模块输入信号一个是数据选择器的地址码 SEL 2 0 另一部分是数据信息 A 3 0 F 3 0 地址码是 SEL 2 0 来自时 钟脉冲计数器 CN6 由地址码 SEL 2 0 决定输出哪个输入数据 输出信号是 q 3 0 3 扫描显示译码器 完成对 7 字段数码管显示的控制 第三章 设计原理 3 1 设计原理 采用动态扫描的方式实现设计要求 动态扫描显示需要由两组信号来控制 一组是字段输出口输出的字形代码 用来控制显示的字形 称为段码 另一组 精品文档 44欢迎下载 是位输出口输出的控制信号 用来选择第几位数码管工作 称为位码 各位数 码管的段线并联 段码的输出对各位数码管来说都是相同的 因此在同一时刻 如果各位数码管的位选线都处于选通状态的话 6 位数码管将显示相同的字符 若要各位数码管能够显示出与本位相应的字符 就必须采用扫描显示方式 即 在某一时刻 只让某一位的位选线处于导通状态 而其它各位的位选线处于关 闭状态 同时 段线上输出相应位要显示字符的字型码 这样在同一时刻 只 有选通的那一位显示出字符 而其它各位则是熄灭的 如此循环下去 就可以 使各位数码管显示出将要显示的字符 虽然这些字符是在不同时刻出现的 而且同一时刻 只有一位显示 其它 各位熄灭 但由于数码管具有余辉特性和人眼有视觉暂留现象 只要每位数码 管显示间隔足够短 给人眼的视觉印象就会是连续稳定地显示 总之 多个数码管动态扫描显示 是将所有数码管的相同段并联在一起 通过选通信号分时控制各个数码管的公共端 循环一次点亮多个数码管 并利 用人眼的视觉暂留现象 只要扫描的频率较大 将看不到闪烁现象 将会看到 6 个数码管持续稳定点亮的现象 3 2 MAXPLUSII 介绍 MAX PLUS II 是一个完全集成化的可编程逻辑环境 能满足用户各种各 样的设计需要 它支持 Altera 公司不同结构的器件 可在多平台上运行 MAX PLUS II 具有突出的灵活性和高效性 为设计者提供了多种可自由选择的 设计方法和工具 丰富的图形界面 可随时访问的在线帮助文档 使用户能够快速轻松地掌 握和使用 MAX PLUSII 软件 MAX PLUSII 具有的强大功能极大地减轻了设计者的负担 使设计者可 以快速完成所需的设计 使用该软件 用户从开始设计逻辑电路到完成器件下 载编程一般只需要数小时时间 其中设计的编译时间往往仅需数分钟 用于可 在一个工作日内完成实现设计项目的多次修改 直至最终设计定型 MAX PLUS II 开发系统众多突出的特点 使它深受广大用户的青睐 MAX PLUSII 支持 Altera 公司的 Classic ACEX 1K MAX 3000 MAX 5000 MAX 7000 MAX 9000 FLEX 6000 和 FLEX 10K 等系列的可编程 逻辑器件 门数为 600 250000 门 提供了工业界真正与结构无关的可编程逻辑 设计环境 MAX PLUSII 的编辑器还提供了强大的逻辑综合与优化功能以减轻用 户的设计负担 MAX PLUSII 软件的设计输入 处理 校验功能完全集成于可编程逻辑开发 工具内 从而可以更快的进行调试 缩短开发周期 精品文档 55欢迎下载 设计者可以从各种设计输入 编辑 校验及器件编程工具中作出选择 形 成用户风格的开发环境 必要时还可以在保留原始功能的基础上添加新的功能 由于 MAX PLUSII 支持多种器件系列 设计者无须学习新的开发工具即可对新结 构的器件进行开发 MAX PLUSII 软件支持多种 HDL 的设计输入 包括标准的 VHDL Verilog HDL 及 Altera 公司自己开发的硬件描述语言 AHDL MAX PLUS II 由设计输入 项目处理 项目检验和器件编程等 4 部分组成 所有这些部分都集成在一个可视化的操作环境下 MAX PLUS II 管理窗口包括项目路径 工作文件标题条 MAX PLUS II 菜 单条 快捷工具条和工作区等几个部分 设置好授权码后 启动 MAX PLUS II 即进入 MAX PLUS II 管理窗口 如图 6 4 所示 MAX PLUS II 还为用户提供了功能强大的在线帮助功能 通过使用在线帮 助 用户可以获得设计中所需的全部信息 第四章 系统功能模块设计 4 1 计数 数码管位选控制 模块 4 1 1 数码管位选控制模块流程图 8七 七 七 七 七 8七 七 七 七 A B C 4 1 2 输入输出引脚及其功能说明 CN8 模块输入信号是时钟脉冲 clk 每遇到一个时钟脉冲 clk 上升沿时 内 部累加器便加一 再把累加器所得结果与 2 进制数的形式输出 要显示八位数 字 所以用 3 位 2 进制数作为输出 输出信号为 cout 0 2 总之是通过输入 输出信号来对数码管进行位选控制 精品文档 66欢迎下载 4 1 3 程序代码实现 library ieee use ieee std logic 1164 all use ieee std logic unsigned all entity cn8 is port clr start clk in bit cout out std logic vector 2 downto 0 end cn8 architecture a of cn8 is signal temp std logic vector 2 downto 0 begin process clk clr begin if clr 0 then temp 000 cout 111 then temp 000 cout 1 else temp temp 1 cout 0 end if end if end if end process coutcout a When 001 cout b When 010 cout c When 011 cout d When 100 cout e When 101 cout f When 110 cout g When others cout h End case Qqqqqqqqqqq 1101111 End case End process End rtl 第五章调试并分析结果 5 1 输入说明 clk时钟输入 Clr计数器清零 低电平有效 Start打开计数器 低电平有效 A 3 0 H 3 0 输入要显示的数字 5 2 预计输出 Cout 2 0 数码管位选控制 Q 6 0 数码管段选控制 5 3 测试结果记录 同时显示 0 1 2 3 4 5 6 7 这八个不同的数字图形到八个数码管上 5 4 测试结果分析 输入一个时钟 驱动计数器工作 选用模值为 8 的计数器 依次控制 8 精品文档 1010欢迎下载 个数码管的亮灭 使得某一时刻有且仅有一个数码管点亮 同时产生对应的 将点亮的数码管赋值显示为相应的数码予以显示 由于扫描频率较高 8 位数 码管序列将显示持续稳定的 0 至 7 的数码 第六章 结论 6 1 心得体会 在课程设计之前 我学过 51 单片机 对硬件与软件的联系有初步的了解 其次我的题目相对较简单 设计 8 位数码管动态显示电路 所以上手特别的快 在编写程序之前 我到实验室实地考察了一下试验箱 发现 8 位数码管实验无 法实现 只能实现 6 位 开关实现数码管数字变换也不现实 单单 8 位数码管 的数字就需要 32 个开关控制 试验箱远远达不到这个要求 因此 我就设计全 软件来控制并且做得非常成功 最后验收时听老师分析 全软件的程序有很大 的缺陷 然后对我的设计又进一步的改进 用开关来进行控制 总之 通过这次课程设计 我对 EDA 技术有了更进一步的了解 也知道了 如何把 vhdl 的程序装到实验的硬件中 然后如何的连接实验箱上的管脚 通 过在上网查询本次实验相关资料 丰富了对 EDA 的了解 精品文档 1111欢迎下载 参 考 文 献 1 路勇 电子电路实验及仿真 M 北京 北京交通大学出版社 2010 2 孟涛 电工电子 EDA 实践教程 M 北京 机械工业出版社 2010 3 高吉祥 电子技术基础实验与课程设计 M 北京 电子工业出版社 2005 4 候建军 电子技术基础实验 综合设计实验与课程设计 M 北京 高等教育出版社 2007 精品文档 1212欢迎下载 附 录 课程设计中的程序如下 library ieee use ieee std logic 1164 all use ieee std logic unsigned all entity div2k is port clk in in std logic clk out out std logic end architecture a of div2k is signal cnt integer range 0 to 999 signal clk tmp std logic begin process clk in begin if clk in event and clk in 1 then if cnt 999 then cnt 0 clk tmp not clk tmp else cnt cnt 1 end if end if end process clk outCLK clk out clk tmp 3 线至 6 线译码器 A 为位码 P1 process CNT6 BEGIN CASE CNT6 IS WHEN 0 BT 000 A BT 001 A BT 010 A BT 011 A BT 100 A BT 101 A NULL END CASE END PROCESS P1 拓展模块 P2 process clk tmp BEGIN 精品文档 1414欢迎下载 IF clk tmp EVENT AND clk tmp 1 THEN 实现模 6 计数器 if CNT6 5 then CNT6 0 else CNT6 CNT6 1 end if IF FLAG 11 THEN 设置标志 FLAG 0 END IF IF COUNT 5000 THEN 另一个时钟 COUNT 0 FLAG FLAG 1 当记满 5000 时左移动一位 ELSE COUNT COUNT 1 END IF END IF END PROCESS P2 P3 process A BEGIN FLAG A SG SG SG SG SG SG SG SG SG SG SG SG SG SG SG SG NULL END CASE END PROCESS P3 END arc 精品文档 16欢迎下载 课程设计成绩评定表 院系 院系 物理与电子工程学院物理与电子工程学院 班级 班级 二班二班 姓名 姓名 李硕李硕 学号 学号 20203412392020341239 优秀 x 90 良好 90 x 80 中等 80 x 70 及格 70 x 60 不及格 x 60 项目 分 值 参考标准参考标准参考标准参考标准参考标准 评分 平时考核 20 学习态度认真 科学作风严谨 严格保证设计 时间并按任务