课程设计电子路标二

燕山大学 课课 程程 设设 计计 说说 明明 书书 题目 题目 电子路标 二 电子路标 二 学院 系 学院 系 年级专业 年级专业 学学 号 号 学生姓名 学生姓名 指导教师 指导教师 郑兆兆郑兆兆 周莲莲周莲莲 教师职称 教师职称 实验师实验师 高级实验师高级实验师 燕山大学课程设计 论文 任务书燕山大学课程设计 论文 任务书 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 2 页 院 系 电气工程学院 基层教学单位 电子实验中心 学 号学生姓名专业 班级 设计题目电子路标 二 设 计 技 术 参 数 在双色点阵上显示电子路标 指示人物 电子路标能够行走和停止 用不同颜色表示 行走 20 秒后停止 10 秒 在 2 个动态数码管显示行走和停止的时间 设 计 要 求 用双色点阵发光管显示电子路标 用频率组模块作为频率信号发生器 动态数码管显示时间 工 作 量 学会使用 Max PlusII 软件 Verilog HDL 语言和实验箱 独立完成电路设计 编程下载 连接电路和调试 参加答辩并书写任务书 工 作 计 划 1 了解 EDA 的基本知识 学习使用软件 Max PlusII 下发任务书 开始电 路设计 2 学习 Verilog HDL 语言 用 Verilog HDL 进行程序设计 3 学习使用实验箱 继续电路设计 4 完成电路设计 5 编程下载 连接电路 调试和验收 6 答辩并书写任务书 参 考 资 料 数字电子技术基础 阎石主编 高等教育出版社 EDA 课程设计 A 指导书 指导教师签字郑兆兆 周莲莲基层教学单位主任签字金海龙 说明 此表一式四份 学生 指导教师 基层教学单位 系部各一份 2012 年 1 月 5 日 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 3 页 目 录 第 1 章 设计说明 4 1 1 设计思路 4 1 2 模块介绍 4 1 3 真值表 5 第 2 章 Verilong HDL 设计源程序 7 第 3 章 波形仿真 12 第 4 章 管脚锁定及硬件连线 16 4 1 管脚连接 16 4 2 硬件连接 17 第 5 章 总结 18 参考文献 18 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 4 页 第一章第一章 设计说明设计说明 1 设计思路 设置 RESET 为复位信号 当 RESET 为高电平时进行复位 CLK 为输入频率 上升沿 敏感信号 点阵的各个行列为输出端 根据计数器原理 通过 a 对 CLK 的记数使其输出 的 8 个状态循环 当 CLK 频率足够快 使人眼无法分辨时 可看到灯一直亮 该功能用 case 语句的循环完成 停止的人物用红色表示 行走的人物用绿色表示 行走的人物用两个图片不断的切 换来实现运动 根据计数器原理对 CLK 进行分频 得到 S M 两个频率分别控制红绿灯亮 的时间和绿灯时两个行走图片转换的时间 S 对 CLK 计数 记到一定数量使时间为 10s 此过程中红灯亮 再记到一定数量使时间为 20s 此过程中绿灯亮 在计数到 0 实现循环 从而使红灯亮 10s 绿灯亮 20s 绿灯亮的期间 M 对 CLK 计数 当记到一定 数量使时间为 0 5s 时 人物行走图片 1 亮 再记到相同数量时 时间为 0 5s 人物行 走图片二亮 再计数到 0 实现循环 从而使绿色人物显示成动态走动的效果 上述功 能用 if else 语句嵌套完成 由于动态数码管的余辉现象和人眼的视觉暂留现象 通过对数码管的高频扫描可以 实现多个数码管同时亮 通过一位变量 Z 对 CLK 计数 可实现对两个数码管的扫描 本 设计选中七号管和八号管 分别对七号管和八号管赋值 七号管有十个状态每一秒变化 一次然后循环 八号管有三个状态 每十秒变化一次 通过计数 P 可实现对他们的赋值 2 模块介绍 整个程序在两个 ALWAYS 模块内完成 不需编译顶层文件 用 RESET 控制 复位 用 CLK 控制程序的进行 可以将其分成如下三个小模块 1 停止模块 通过计数产生八种状态 通过 case 语句实现对其循环扫描 2 行走模块 其原理和停止一样 为让人物动起来 可通过切换两张图片来实 现 模块中在点亮一种颜色的二极管时封锁另一色二极管 从而避免出现色 彩显示的错误 3 动态数码管模块 动态数码管需要由两个信号来控制 一是数选信号 用来 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 5 页 选择显示的数字 二是位选信号 用来选择第几位数码管工作 动态数码管 是共阴数码管 高电平有效 选中一个数码管的同时 其要显示的数字也必 须同时给出 位选可通过一位变量实现扫描 段选则可通过 case 语句实现 赋值 3 真值表 1 停止模块的真值表 R 代表红灯 G 代表绿灯 R1 R2 R3 R4 R5 R6 R7 R8G1 G2 G3 G4 G5 G6 G7 G8 ROW10 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW20 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW30 0 1 1 1 1 0 00 0 0 0 0 0 0 0 ROW40 0 1 1 1 1 0 00 0 0 0 0 0 0 0 ROW50 0 1 1 1 1 0 00 0 0 0 0 0 0 0 ROW60 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW70 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW80 0 0 1 1 0 0 00 0 0 0 0 0 0 0 2 move1 模块的真值表 G 代表绿灯 R 代表红灯 G1 G2 G3 G4 G5 G6 G7 G8R1 R2 R3 R4 R5 R6 R7 R8 ROW10 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW20 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW30 0 1 1 1 1 0 00 0 0 0 0 0 0 0 ROW40 0 1 1 1 1 0 00 0 0 0 0 0 0 0 ROW50 1 0 1 1 0 1 00 0 0 0 0 0 0 0 ROW60 0 1 0 1 0 0 00 0 0 0 0 0 0 0 ROW70 1 0 0 1 0 0 00 0 0 0 0 0 0 0 ROW81 0 0 0 1 0 0 00 0 0 0 0 0 0 0 3 move2 模块的真值表 G 代表绿灯 R 代表红灯 G1 G2 G3 G4 G5 G6 G7 G8R1 R2 R3 R4 R5 R6 R7 R8 ROW10 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW20 0 0 1 1 0 0 00 0 0 0 0 0 0 0 ROW30 0 1 1 1 1 0 00 0 0 0 0 0 0 0 ROW40 0 1 1 1 1 0 00 0 0 0 0 0 0 0 列 标 行 标 列 标 行 标 列 标 行 标 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 6 页 ROW50 1 0 1 1 0 1 00 0 0 0 0 0 0 0 ROW60 0 0 1 0 0 0 00 0 0 0 0 0 0 0 ROW70 0 1 0 1 0 0 00 0 0 0 0 0 0 0 ROW80 1 0 0 0 1 0 00 0 0 0 0 0 0 0 4 动态数码管模块 位选 SS2SS1SS0 段选信号 0 0 10 0 0 00 1 1 1 1 1 10 1 1 1 1 1 1 10 0 0 0 1 1 00 0 0 0 1 1 0 21 0 1 1 0 1 11 0 1 1 0 1 1 31 0 0 1 1 1 1 41 1 0 0 1 1 0 51 1 0 1 1 0 1 61 1 1 1 1 0 1 70 0 0 0 1 1 1 81 1 1 1 1 1 1 91 1 0 1 1 1 1 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 7 页 第二章第二章 VerilogVerilog HDLHDL 设计源程序设计源程序 module chao ROW R G CLK ENA Q ss0 ss1 ss2 input CLK ENA output 7 0 ROW R G output 6 0 Q output ss0 ss1 ss2 reg 7 0 ROW R G reg 2 0 a reg 14 0 s reg 9 0 M reg 6 0 Q reg ss0 ss1 ss2 reg 4 0 B reg 1 0 C integer Z always posedge CLK or negedge ENA begin if ENA 进行复位 begin a b000 ROW b11111111 s 0 M 0 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 8 页 end else begin s s 1 a a 1 if 3 10240 begin case a b000 begin ROW b11111110 R b00011000 G b00000000 end b001 begin ROW b11111101 R b00011000 G b00000000 end b010 begin ROW b11111011 R b00111100 G b00000000 end b011 begin ROW b11110111 R b00111100 G b00000000 end b100 begin ROW b11101111 R b00111100 G b00000000 end b101 begin ROW b11011111 R b00011000 G b00000000 end b110 begin ROW b10111111 R b00011000 G b00000000 end b111 begin ROW b01111111 R b00011000 G b00000000 end endcase 扫描双色点阵的行和列 红灯亮 B s 14 10 C 0 end else if 10240 S if M 512 begin case a b001 begin ROW b11111110 G b00011000 R b00000000 end 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 9 页 b010 begin ROW b11111101 G b00011000 R b00000000 end b011 begin ROW b11111011 G b00111100 R b00000000 end b100 begin ROW b11110111 G b00111100 R b00000000 end b101 begin ROW b11101111 G b01011010 R b00000000 end b110 begin ROW b11011111 G b00101000 R b00000000 end b111 begin ROW b10111111 G b01001000 R b00000000 end b000 begin ROW b01111111 G b10001000 R b00000000 end endcase 行走图片 1 扫描双色点阵的行和列 绿灯亮 end else if 512 M 1024 begin case a b001 begin ROW b11111110 G b00011000 R b00000000 end b010 begin ROW b11111101 G b00011000 R b00000000 end b011 begin ROW b11111011 G b00111100 R b00000000 end b100 begin ROW b11110111 G b00111100 R b00000000 end b101 begin ROW b11101111 G b01011010 R b00000000 end b110 begin ROW b11011111 G b00010000 R b00000000 end b111 begin ROW b10111111 G b00101000 R b00000000 end b000 begin ROW b01111111 G b01000100 R b00000000 end endcase 行走图片 2 扫描双色点阵的行和列 绿灯亮 end if 10240 S C b00 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 10 页 end else if 20480 3 C b01 end end else if 30720 chip lubiao3 Input Pin 83 ENA chip lubiao3 Input Pin 39 G0 chip Lubiao Output Pin 197 G1 chip Lubiao Output Pin 195 G2 chip Lubiao Output Pin 192 G3 chip Lubiao Output Pin 190 G4 chip Lubiao Output Pin 187 G5 chip Lubiao Output Pin 177 G6 chip Lubiao Output Pin 175 G7 chip Lubiao Output Pin 173 Q0 chip Lubiao Output Pin 75 Q1 chip Lubiao Output Pin 74 Q2 chip Lubiao Output Pin 71 Q3 chip Lubiao Output Pin 69 Q4 chip Lubiao Output Pin 73 Q5 chip Lubiao Output Pin 70 Q6 chip Lubiao Output Pin 68 ROW0 chip Lubiao Output Pin 93 ROW1 chip Lubiao Output Pin 90 ROW2 chip Lubiao Output Pin 88 ROW3 chip Lubiao Output Pin 86 ROW4 chip Lubiao Output Pin 92 ROW5 chip Lubiao Output Pin 89 ROW6 chip Lubiao Output Pin 87 ROW7 chip Lubiao Output Pin 85 R0 chip Lubiao Output Pin 198 R1 chip Lubiao Output Pin 196 R2 chip Lubiao Output Pin 193 R3 chip Lubiao Output Pin 191 R4 chip Lubiao Output Pin 189 R5 chip Lubiao Output Pin 179 R6 chip Lubiao Output Pin 176 R7 chip Lubiao Output Pin 174 SS0 chip Lubiao Output Pin 172 SS1 chip Lubiao Output Pin 170 二 硬件连接 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 17 页 Pin 83 连接 CLOCK T 11 Pin 39 内锁 拨码开关 A 组 Pin 197 连接 双色点阵 GA1 Pin 195 连接 双色点阵 GA2 Pin 192 连接 双色点阵 GA3 Pin 190 连接 双色点阵 GA4 Pin 187 连接 双色点阵 GA5 Pin 177 连接 双色点阵 GA6 Pin 175 连接 双色点阵 GA7 Pin 173 连接 双色点阵 GA8 Pin 75 连接 数码管 A Pin 74 连接 数码管 B Pin 71 连接 数码管 C Pin 69 连接 数码管 D Pin 73 连接 数码管 E Pin 70 连接 数码管 F Pin 68 连接 数码管 G Pin 93 连接 双色点阵 ROW1 Pin 90 连接 双色点阵 ROW2 Pin 88 连接 双色点阵 ROW3 Pin 86 连接 双色点阵 ROW4 Pin 92 连接 双色点阵 ROW5 Pin 89 连接 双色点阵 ROW6 Pin 87 连接 双色点阵 ROW7 Pin 85 连接 双色点阵 ROW8 Pin 198 连接 双色点阵 RA1 Pin 196 连接 双色点阵 RA2 Pin 193 连接 双色点阵 RA3 Pin 191 连接 双色点阵 RA4 Pin 189 连接 双色点阵 RA5 Pin 179 连接 双色点阵 RA6 Pin 176 连接 双色点阵 RA7 Pin 174 连接 双色点阵 RA8 Pin 172 连接 数码管 SS0 Pin 170 连接 数码管 SS1 SS2 接地 第五章第五章 总结总结 通过这次课程设计我收获很多 对书本理论知识有了进一步理解 我学会了利用 燕 山 大 学 课 程 设 计 说 明 书 共 19 页 第 18 页 Verilog 语言编写一些简单的小程序 初步掌握了 EDA 开发软件 maxplusII 的使用方法 和设计流程 了解并掌握了 8 8 双色点阵和动态数码管等的基本原理和使用方法 对 一些器件的使用方法了解更深刻了 如一些器件的使能端的作用等 学会了硬件接线原 理和仿真功能 在两周的课程设计中 我学到了很多