数电实验答案(1)

1 实验一 常用电子仪器的使用 实验一 一 实验目的 1 学习电子技术实验中常用电子仪器的主要技术指标 性能和正确使用方法 2 初步掌握用示波器观察正弦信号波形和读取波形参数的方法 电路实验箱的结构 基本功能和使用方法 二 实验原理 在模拟电子电路实验中 要对各种电子仪器进行综合使用 可按照信号流向 以接线简捷 调节顺手 观 察与读数方便等原则进行合理布局 接线时应注意 为防止外界干扰 各仪器的公共接地端应连接在一起 称 共地 1 信号发生器 信号发生器可以根据需要输出正弦波 方波 三角波三种信号波形 输出信号电压频率可以通过频率分 挡开关 频率粗调和细调旋钮进行调节 输出信号电压幅度可由输出幅度调节旋钮进行连续调节 操作要领 1 按下电源开关 2 根据需要选定一个波形输出开关按下 2 3 根据所需频率 选择频率范围 选定一个频率分挡开关按下 分别调节频率粗调和细调旋钮 在频率显 示屏上显示所需频率即可 4 调节幅度调节旋钮 用交流毫伏表测出所需信号电压值 注意 信号发生器的输出端不允许短路 2 交流毫伏表 交流毫伏表只能在其工作频率范围内 用来测量 300 伏以下正弦交流电压的有效值 操作要领 1 为了防止过载损坏仪表 在开机前和测量前 即在输入端开路情况下 应先将量程开关置于较大量程处 待输入端接入电路开始测量时 再逐档减小量程到适当位置 2 读数 当量程开关旋到左边首位数为 1 的任一挡位时 应读取 0 10 标度尺上的示数 当量程开关 旋到左边首位数为 3 的任一挡位时 应读取 0 3 标度尺上的示数 3 仪表使用完后 先将量程开关置于较大量程位置后 才能拆线或关机 3 双踪示波器 示波器是用来观察和测量信号的波形及参数的设备 双踪示波器可以同时对两个输入信号进行观测和比 较 3 操作要领 1 时基线位置的调节 开机数秒钟后 适当调节垂直 和水平 位移旋钮 将时基线移至适 当的位置 2 清晰度的调节 适当调节亮度和聚焦旋钮 使时基线越细越好 亮度不能太亮 一般能看清楚即可 3 示波器的显示方式 示波器主要有单踪和双踪两种显示方式 属单踪显示的有 Y1 Y2 Y1 Y2 作单踪显示时 可选择 Y1 或 Y2 其中一个按钮按下 属双踪显示的有 交替 和 断续 作双踪 显示时 为了在一次扫描过程中同时显示两个波形 采用 交替 显示方式 当被观察信号频率很低时 几十赫兹以下 可采用 断续 显示方式 4 波形的稳定 为了显示稳定的波形 应注意示波器面板上控制按钮的位置 a 扫描速率 t div 开关 根据被观察信号的周期而定 一般信号频率低时 开关应向左旋 反之向右旋 b 触发源选择 开关 选内触发 c 内触发源选择 开关 应根据示波器的显示方式来定 当显示方式为单踪时 应选择相应通道 如使用 Y1通道应选择 Y1内触发源 的内触发源开关按下 当显示方式为双踪时 可 适当选择三个内触发源中的一个开关按下 d 触发方式 开关 常置于 自动 位置 当波形稳定 情况较差时 再置于 高频 或 常态 位置 此时必须要调节电平旋钮来稳定波形 5 在测量波形的幅值和周期时 应分别将 Y 轴灵敏度 微调 旋钮和扫描速率 微调 旋钮置于 校准 4 位置 顺时针旋到底 三 实验设备 1 信号发生器 2 双踪示波器 3 交流毫伏表 4 万用表 四 实验内容 1 示波器内的校准信号 用机内校准信号 方波 f 1KHz VP P 1V 对示波器进行自检 1 输入并调出校准信号波形 校准信号输出端通过专用电缆与 Y1 或 Y2 输入通道接通 根据实验原理中有关示波器的描述 正确设 置和调节示波器各控制按钮 有关旋钮 将校准信号波形显示在荧光屏上 分别将触发方式开关置 高频 和 常态 位置 然后调节电平旋钮 使波形稳定 2 校准 校准信号 幅度 将 Y 轴灵敏度 微调 旋钮置 校准 位置 即顺时针旋到底 Y 轴灵敏度开关置适当位置 读取信号 幅度 记入表 1 1 中 表 1 1 标 准 值实 测 值 5 幅 度 0 5VP P0 5VP P 频 率1KHz1KHz 3 校准 校准信号 频率 将扫速 微调 旋钮置 校准 位置 扫速开关置适当位置 读取校准信号周期 记入表 1 1 中 2 示波器和毫伏表测量信号参数 令信号发生器输出频率分别为 500Hz 1KHz 5KHz 10KHz 有效值均为 1V 交流毫伏表测量值 的正 弦波信号 调节示波器扫速开关和 Y 轴灵敏度开关 测量信号源输出电压周期及峰峰值 计算信号频率及有效值 记 入表 1 2 中 表 1 2 示 波 器 测 量 值信号 电压 值 信号 频率 值 周期 ms 频率 Hz 峰峰值 VP P 有效值 V 1V500Hz 0 5 4 500 0 5 5 8 1 03 6 1V1KHz 0 2 5 1000 0 5 5 8 1 03 1V5KHz 0 05 4 5000 0 5 5 8 1 03 1V10KH z 0 02 5 10000 0 5 5 8 1 03 3 交流电压 直流电压及电阻的测量 1 打开模拟电路实验箱的箱盖 熟悉实验箱的结构 功能和使用方法 2 将万用表水平放置 使用前应检查指针是否在标尺的起点上 如果偏移了 可调节 机械调零 使它 回到标尺的起点上 测量时注意量程选择应尽可能接近于被测之量 但不能小于被测之量 测电阻时每换 一次量程 必须要重新电气调零 3 用交流电压档测量实验箱上的交流电源电压 6V 10V 14V 用直流电压档测量实验箱上的直流电源电 压 5V 12V 用电阻档测量实验箱上的 10 1K 10K 100K 电阻器 将测量结果记入自拟表 格中 交流电压 V 直流电压 V 电阻 7 标称值61014 12 12 5 5101K10K 实测值 测量仪 表 万用表 万用表 V万用表 档位 量程 10V50V50V10V 1 10 0 1 K 刻度线 序号 42231 五 实验报告 1 画出各仪器的接线图 答 答 各仪器的接线图如下 8 或 2 列表整理实验数据 并进行分析总结 表 1 1 的实验数据与标准值完全相同 表 1 2 的实验数据中与示波器测得的有效值 1 03V 与毫伏表 的数据 1V 略有出入 相对误差 3 产生误差的原因可能是 9 1 视觉误差 2 仪表误差 3 问答题 1 某实验需要一个 f 1KHz ui 10mv 的正弦波信号 请写出操作步骤 答 答 操作步骤 将信号发生器和交流毫伏表的黑夹子与黑夹子相接 红夹子与红夹子相接 在开机前先将交流毫伏表量程 开关置于较大量程处 待接通电源开关开始测量时 再逐档减小量程到适当位置 按下信号发生器的正弦波形输出开关 选择频率范围 1K 开关按下 然后分别调节频率粗调和细调旋钮 在频率显示屏上显示 1KHz 即可 调节幅度调节旋钮 用交流毫伏表测出所需信号电压值 交流毫伏表量程选择 30mV 档 读数从 0 3 标尺上读取 2 为了仪器设备的安全 在使用信号发生器和交流毫伏表时 应该注意什么 答 答 在使用信号发生器时 应该注意信号发生器的输出端不允许短路 10 在使用交流毫伏表时 为了防止过载损坏仪表 在开机前和输入端开路情况下 应先将量程开关置于较 大量程处 待输入端接入电路开始测量时 再逐档减小量程到适当位置 3 要稳定不同输入通道的波形时 应如何设置内触发源选择开关 答 答 要稳定不同输入通道的波形时 可按下表设置内触发源选择开关 显示方式单踪显示 双踪显 示 垂直方式开关Y1Y2Y1 Y2交替断续 内触发源开关选择 Y1 或 Y1 Y2Y2 或 Y1 Y2 Y1或 Y2Y1或 Y2 面板上其余按钮在释放 弹出 位置 4 一次实验中 有位同学用一台正常的示波器去观察一个电子电路的输出波形 当他把线路及电源都接通后 在示波器屏幕上没有波形显示 请问可能是什么原因 应该如何操作才能调出波形来 答 答 11 可能原因解决方法 1 线路方面存在故障排除故障 2 示波器使用不当 亮度太弱顺时针调节辉度旋钮使亮度增加 位移旋钮位置不当调节垂直 位移和水平 位移旋钮 Y 轴灵敏度位置不 当 根据被测信号的幅度 适当调整 Y 轴 灵敏度位置 扫描速率开关位置 不当 根据被测信号的频率 适当调整扫描 速率开关位置 耦合方式在接地位 置 耦合方式选择 DC 显示方式与输入通 道不符 重新设置 12 接线不当或接触不 良 重新接线或使之接触良好 实验二 晶体管共射极单管放大器 实验二 一 实验目的 1 学会放大器静态工作点的调式方法和测量方法 2 掌握放大器电压放大倍数的测试方法及放大器参数对放大倍数的影响 3 熟悉常用电子仪器及模拟电路实验设备的使用 二 实验原理 图 2 1 为电阻分压式工作点稳定单管放大器实验电路图 偏置电阻 RB1 RB2组成分压电路 并在发射 极中接有电阻 RE 以稳定放大器的静态工作点 当在放大器的输入端加入输入信号后 在放大器的输出端 便可得到一个与输入信号相位相反 幅值被放大了的输出信号 从而实现了电压放大 三 实验设备 1 信号发生器 2 双踪示波器 3 交流毫伏表 13 4 模拟电路实验箱 5 万用表 四 实验内容 1 测量静态工作点 实验电路如图 2 1 所示 它的静态工作点估算方法为 UB 21 1 BB CCB RR UR 图 2 1 共射极单管放大器实验电路图 IE Ic E BEB R UU UCE UCC IC RC RE 实验中测量放大器的静态工作点 应在输入信号为零的情况下进行 15 1 没通电前 将放大器输入端与地端短接 接好电源线 注意 12V 电源位置 2 检查接线无误后 接通电源 3 用万用表的直流 10V 挡测量 UE 2V 左右 如果偏差太大可调节静态工作点 电位器 RP 然后测 量 UB UC 记入表 2 1 中 表 2 1 测 量 值计 算 值 UB V UE V UC V RB2 K UBE V UCE V IC m A 2 627 2600 65 22 4 关掉电源 断开开关 S 用万用表的欧姆挡 1 1K 测量 RB2 将所有测量结果记入表 2 1 中 5 根据实验结果可用 IC IE 或 IC E E R U C CCC R UU UBE UB UE UCE UC UE 16 计算出放大器的静态工作点 2 测量电压放大倍数 各仪器与放大器之间的连接图 关掉电源 各电子仪器可按上图连接 为防止干扰 各仪器的公共端必须连在一起后接在公共接地端 上 1 检查线路无误后 接通电源 从信号发生器输出一个频率为 1KHz 幅值为 10mv 用毫伏表测量 ui 的正 弦信号加入到放大器输入端 2 用示波器观察放大器输出电压的波形 在波形不失真的条件下用交流毫伏表测量下表中三种情况下的输出 电压值 记入表中 表 2 2 17 RC K RL K uo V AV 2 4 1 5150 1 2 0 7575 2 42 40 7575 3 用双踪示波器观察输入和输出波形的相位关系 并描绘它们的波形 4 测量输入电阻和输出电阻 根据定义 输入电阻 S iS i i i i R uu u I u R 输出电阻 L L O R u u R 1 0 表 2 3 us mv ui mv Ri K uL V u0 V RO K 18 测量 值 计算 值 测量 值 计算 值 100101 10 75 1 52 42 4 置 RC 2 4K RL 2 4K IC 2 0mA 输入 f 1KHz ui 10mV 的正弦信号 在输出电压波形不是真的情况下 用交流毫伏表测出 uS ui和 uL记入表 2 3 中 断开负载电阻 RL 保持 uS不变 测量输出电压 u0 记入表 2 3 中 五 实验报告 1 列表整理实验结果 把实测的静态工作点与理论值进行比较 分析 答 答 静态工作点 UBE V UCE V IC m A 实测值0 65 22 理论值0 75 22 实测的静态工作点与理论值基本一致 实测 UBE UB UE 0 6V 而理论为 0 7V 产生误差的原因可能是 19 UB UE的值接近 这种接近的两个量相减的间接测量 则合成相对误差就比较大了 2 分析静态工作点对放大器性能的影响 答 答 静态工作点是否合适 对放大器的性能和输出波形都有很大影响 如工作点偏高 放大器在加入交流信号以后易产生饱和失真 此时 u 的负半周将被削底 如工作点偏低则易产生截止 即 u 的正半周被缩顶 一般截止失真不如饱和失真明显 这些情况都不符合不失 真放大的要求 所以在选定工作点以后还必须进行动态测试 即在放大器的输入端加入一定的 ui 以检查输出电 压 u 的大小和波形是否满足要求 如不满足 则应调节静态工作点的位置 3 怎样测量 RB2阻值 答 答 测量在线电阻时 要确认被测电路没有并联支路并且被测电路所有电源已关断及所有电容已完全放电时 才可进行 因此本实验测量 RB2时要将开关 K 断开 测量前先将开关转到电阻 X1K 档 然后把红 黑表笔短路 调整 0 调整器 使指针指在 0 位置上 万用表测量电阻时不同倍率档的零点不同 每换一档都应重新进行 一次调零 再把红 黑表笔分开去测被测电阻的两端 即可测出被测电阻 RB2的阻值 20 4 总结放大器的参数对电压放大倍数的影响及输入输出波形的相位如何 答 由答 由表 2 2 的实验结果可知 在静态工作点相同情况下 RL越大 AV越大 RL越小 AV越小 RC越大 AV越大 RC越小 AV越小 AV与 RL RC成正比 实验满足公式 be CL V r RR A 输入 ui与与输出 uo的波形相位相反 实验五实验五 组合逻辑电路的设计组合逻辑电路的设计 实验九实验九 一 实验目的一 实验目的 学习组合逻辑电路的设计与测试方法 二 实验用仪器 仪表二 实验用仪器 仪表 数字电路实验箱 万用表 74LS00 三 三 设计任务设计任务 设计一个四人无弃权表决电路 多数赞成则提案通过 本设计要求采用 4 2 输入与非门实现 设计步骤 1 根据题意列出真值表如表 1 所示 再填入卡诺表 2 中 21 表 1 D D0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 1 C C0 00 00 00 01 11 11 11 10 00 00 00 01 11 11 11 1 B B0 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 1 A A0 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1 Z Z0 00 00 00 00 00 00 01 10 00 00 01 10 01 11 11 1 表 2 D C BA 00011110 00 011 11111 22 101 2 由卡诺图得出逻辑表达式 并演化成 与非 的形式 Z ABC BCD ACD ABD 8 个与非门 AB C D CD A B 或 BD A C AC B D AB BC AD CD BC AD 或 BD AD BC AC BC AD BC AD AB CD 或 BC AD AC BD 或 CDABADBC BDACADBC Z ABC BCD ACD ABD 8 个与非门 AB C D CD A B AB AC BD CD AC BD AC BD AB CD CDABBDAC 23 Z ABC BCD ACD ABD 8 个与非门 A BC BD C AD BD BDADCBDBCA 或 A BC CD B CD AD ADCDBCDBCA 或 A BC CD D AC AD BCACDBDBCA 或 B AC AD D AC BC BCACDADACB Z ABC BCD ACD ABD 13 个与非门 AB C D CD A B BACDDCAB BACDDCAB BACDDCAB 24 实验六实验六 用中规模组合逻辑器件设计组合逻辑电路 实验十一实验十一 一 实验目的一 实验目的 1 学习中规模集成数据选择器的逻辑功能和使用方法 2 学习使用中规模集成芯片实现多功能组合逻辑电路的方法 二 设计任务二 设计任务 用数据选择器 74LS151 或 3 8 线译码器设计一个多功能组合逻辑电路 该电路具有两个控制端 C1C0 控制着电 路的功能 当 C1C0 00 时 电路实现对输入的两个信号的或的功能 当 C1C0 01 时 电路实现对输入的两个信 号的与的功能 当 C1C0 10 时 电路实现对输入的两个信号的异或的功能 当 C1C0 11 时 电路实现对输入的 两个信号的同或的功能 三 设计过程三 设计过程 1 根据题意列出真值表如下所示 再填入卡诺图中 C10 00 01 11 1 C00 01 10 01 1 25 A A0 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 1 B B0 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1 Y Y0 01 11 11 10 00 00 01 10 01 11 10 01 10 00 01 1 2 建立 Y C1 C0 A B 的卡诺图及降维图 如图所示 F 函数降维图 图中变量 C1C0A 换成 C1C0B 结果不变 3 减少 Y 函数的输入变量 将 4 变量减为 3 变量 通过降维来实现 如上图所示 这时 数据选择器的 输入端 D0 D7分别为 AB C1C0 00 01 11 10 000111 010 0 10 1110 10 1001 01 A C1C 0 01 00 B011 01 02B3 116 BB7 10 B4 5 B 26 D0 B D1 1 D2 0 D3 B D4 B D5 D6 D7 B BB 6 B 5 B 4 F 函数逻辑图如下图所示 四 实验用仪器 仪表四 实验用仪器 仪表 数字电路实验箱 万用表 74LS151 74LS00 五 实验步骤五 实验步骤 1 检查导线及器件好坏 2 按上图连接电路 C1 C0 A B 分别接逻辑开关 检查无误后接通电源 3 按真值表逐项进行测试并检查是否正确 如有故障设法排除 27 4 结果无误后记录数据后拆线并整理实验设备 实验数据如下 C10 00 01 11 1 C00 01 10 01 1 A A0 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 1 B B0 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1 Y Y0 01 11 11 10 00 00 01 10 01 11 10 01 10 00 01 1 实验证明 实验数据与设计值完全一致 设计正确 六 六 设计和实验过程的收获与体会 1 设计过程的收获与体会 设计前要将真值表列出 用低维数据选择器实现高维逻辑函数时 首先要降维 将多出的变量作为记图变量 当需要降维处理时 将谁作为记图变量是任意的 但结果是不同的 因此要进行降维时 要确定哪几个变量作为数据选择器的地址输 28 入变量 可用 Electronics Workbench 进行仿真 以验证设计正确与否 2 实验过程的收获与体会 74LS151 的第七脚必须接低电平 出现故障时 首先检查地址输入端的电平 看其状态是否与相接的逻辑电平开关相同 如不相符 则可能 存在断路现象 如相同 则检查其输出是否与相应数据端输入相同 如相同 可能存在设计错误 如不同 则可 能器件已损坏 实验逻辑电路图最好把集成块的引脚标上 以便接线和检查实验逻辑电路图最好把集成块的引脚标上 以便接线和检查 1 用数据选择器 74LS151 或 3 8 线译码器设计一个多功能组合逻辑电路 该电路具有两个控制端 C1C0 控制 着电路的功能 当 C1C0 00 时 电路实现对输入的两个信号的或的功能 当 C1C0 01 时 电路实现对输入的 两个信号的与的功能 当 C1C0 10 时 电路实现对输入的两个信号的异或的功能 当 C1C0 11 时 电路实现 对输入的两个信号的同或的功能 01010101 BACCBACCBACCBACCY BACCBACCBACCBACCABCCAABCCACCY 01010101010101 BACCBACCBACCBACCABCCBACCABCCACCY 0101010101010101 29 BACCBACCBACCBACCABCCBACCBACCY 1 01010101010101 设 A2 C1 A1 C0 A0 A BmBmBmBmBm0m1mBm 76543210 Y 0 1 21657430 DDBDDBDDDD 用用 138138 器件 器件 Y A B C0 AB C1 AB C1C0 AB 1 C 0 C 1 C 0 C 设 D C1 C C0 B A A A 1512 1097321 mmmmmmmm Y C1 1 1 S1 2 1512 10973 21 m m m mm m m m 2 S 3 S 实验用 74LS138 一块 74LS20 一块 74LS00 一块 2 用 3 8 译码器 74LS138 设计一个三位二进制码与循环码的可逆转换电路 K 为控制变量 1 根据题意列出真值表如下所示 30 输入输出 K A 2 A 1 A 0 Q 2 Q 1 Q 0 0 00 00 00 00 00 0 0 00 01 10 00 01 1 0 01 10 00 01 11 1 0 01 11 10 01 10 0 1 10 00 01 11 10 0 1 10 01 11 11 11 1 1 11 10 01 10 01 1 0 0 1 11 11 11 10 00 0 0 00 00 00 00 00 0 0 00 01 10 00 01 1 0 01 11 10 01 10 0 0 01 10 00 01 11 1 1 11 10 01 10 00 0 1 11 11 11 10 01 1 1 10 01 11 11 10 0 1 1 1 10 00 01 11 11 1 31 22 AQ m m m m m m m m 543254321 KKQ 54 325432 m m m m m m m m mmmm mmmm 742165210 KKQ 74 2165 21 m m m mm m m m KK 实验用 74LS138 一块 74LS20 二块 74LS00 一块 共四块 74 2165 21 m m m m m m m m KK 或 74 6521 m mm m m m KK m m m m m m 746521 KK 实验用 74LS138 一块 74LS20 一块 74LS00 二块 共四块 7465 21 m m m m Km m K 3 用 3 8 译码器 74LS138 设计一个二进制全加 全减两用电路 K 为控制变量 33 1 根据题意列出真值表如下所示 34 K K ABCn 1 S n C n 0 00 00 00 00 0 0 00 01 11 10 0 0 01 10 01 10 0 0 01 11 10 01 1 1 10 00 01 10 0 1 10 01 10 01 1 1 11 10 00 01 1 0 0 1 11 11 11 11 1 0 00 00 00 00 0 0 00 01 11 11 1 0 01 10 01 11 1 0 01 11 10 01 1 1 10 00 01 10 0 1 10 01 10 00 0 1 11 10 00 00 0 1 1 1 11 11 11 11 1 35 Sn m1 m 2 m 4 m 7 K m1 m 2 m 4 m 7 m1 m 2 m 4 m 7 K 74 21 m m m m Cn m3 m 5 m6 m 7 K m1 m 2 m3 m 7 K 73 2176 53 m m m mm m m m KK m3 m 7 m 5 m6 K m1 m 2 m3 m 7 K KK 65 m m 21 m m 2165 73 m m m m Km m K 实验用 74LS138 一块 74LS20 一块 74LS00 二块 共四块 实验七实验七 设计一个四位可逆二进制计数器设计一个四位可逆二进制计数器 一 实验目的一 实验目的 掌握中规模集成计数器的使用方法及功能测试方法 二 实验内容及要求二 实验内容及要求 用 D 触发器设计一个异步四位二进制可逆计数器 三 设计过程三 设计过程 36 1 根据题意列出 根据题意列出加计数加计数状态表和驱动表 如下表所示 状态表和驱动表 如下表所示 37 2 2 用卡 用卡诺图化简 如诺图化简 如 下图所示 下图所示 求得各位触器求得各位触器 的驱动信号的驱动信号的表达式的表达式 现现 态态次次 态态驱驱 动动 信信 号号 序序 号号 Qn 3 Qn 2 Qn 1 Qn 0 Qn 13 Q n 12 Q n 11 Q n 10 D3CP 3 D2CP 2 D1CP 1 D0CP 0 1 10 00 00 00 00 00 00 01 1 0 0 0 0 0 01 11 1 2 20 00 00 01 10 00 01 10 0 0 0 0 01 11 10 01 1 3 30 00 01 10 00 00 01 11 1 0 0 0 0 0 01 11 1 4 40 00 01 11 10 01 10 00 0 0 01 11 10 01 10 01 1 5 50 01 10 00 00 01 10 01 1 0 0 0 0 0 01 11 1 6 60 01 10 01 10 01 11 10 0 0 0 0 01 11 10 01 1 7 70 01 11 10 00 01 11 11 1 0 0 0 0 0 01 11 1 8 80 01 11 11 11 10 00 00 01 11 10 01 10 01 10 01 1 9 91 10 00 00 01 10 00 01 1 0 0 0 0 0 01 11 1 10101 10 00 01 11 10 01 10 0 0 0 0 01 11 10 01 1 11111 10 01 10 01 10 01 11 1 0 0 0 0 0 01 11 1 12121 10 01 11 11 11 10 00 0 0 01 11 10 01 10 01 1 13131 11 10 00 01 11 10 01 1 0 0 0 0 0 01 11 1 14141 11 10 01 11 11 11 10 0 0 0 0 01 11 10 01 1 15151 11 11 10 01 11 11 11 1 0 0 0 0 0 01 11 1 16161 11 11 11 10 00 00 00 00 01 10 01 10 01 10 01 1 38 Q1 Q0 Q3 Q2 00011110 00 01 1 1 11 0 0 10 33 QD Q1 Q0 Q3 Q2 00011110 00 1 01 0 0 11 0 0 39 10 1 22 QD Q1 Q0 Q3 Q2 00011110 00 1 1 0 01 1 1 0 11 1 1 0 10 1 1 0 11 QD Q1 Q0 Q3 Q2 00011110 40 001001 011001 111001 101001 00 QD 2 2 用卡诺图化简 如下图所示 求得各位触器的时钟方程的表达式 用卡诺图化简 如下图所示 求得各位触器的时钟方程的表达式 Q1 Q0 Q3 Q2 00011110 00 01 1 1 11 0 0 10 23 QCP 41 Q1 Q0 Q3 Q2 00011110 00 1 01 0 0 11 0 0 10 1 12 QCP Q1 Q0 Q3 Q2 00011110 00 1 1 0 01 1 1 0 42 11 1 1 0 10 1 1 0 01 QCP CPCP 0 3 3 根据题意列出 根据题意列出减计数减计数状态表和驱动表 如下表所示 状态表和驱动表 如下表所示 43 2 2 用卡 用卡诺图化简 诺图化简 如下图所如下图所示 求得各示 求得各 位触器的位触器的驱动信号的驱动信号的 表达式表达式 现现 态态次次 态态驱驱 动动 信信 号号 序序 号号 Qn 3 Qn 2 Qn 1 Qn 0 Qn 1 3 Q n 12 Q n 11 Q n 10 D3CP 3 D2CP 2 D1CP 1 D0CP 0 1 10 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 1 2 20 00 00 01 11 11 11 10 0 0 0 0 0 0 00 01 1 3 30 00 01 10 01 11 10 01 1 0 0 0 00 01 11 11 1 4 40 00 01 11 11 11 10 00 0 0 0 0 0 0 00 01 1 5 50 01 10 00 01 10 01 11 1 0 00 01 11 11 11 11 1 6 60 01 10 01 11 10 01 10 0 0 0 0 0 0 00 01 1 7 70 01 11 10 01 10 00 01 1 0 0 0 0 1 11 11 1 8 80 01 11 11 11 10 00 00 0 0 0 0 0 0 00 01 1 9 91 10 00 00 00 01 11 11 10 01 11 11 11 11 11 11 1 10101 10 00 01 10 01 11 10 0 0 0 0 0 0 00 01 1 11111 10 01 10 00 01 10 01 1 0 0 0 00 01 11 11 1 12121 10 01 11 10 01 10 00 0 0 0 0 0 0 00 01 1 13131 11 10 00 00 00 01 11 1 0 00 01 11 11 11 11 1 14141 11 10 01 10 00 01 10 0 0 0 0 0 0 00 01 1 15151 11 11 10 00 00 00 01 1 0 0 0 00 01 11 11 1 16161 11 11 11 10 00 00 00 0 0 0 0 0 0 00 01 1 44 Q1 Q0 Q3 Q2 00011110 00 1 1 01 11 10 0 0 33 QD Q1 Q0 Q3 Q2 00011110 00 01 11 45 10 22 QD Q1 Q0 Q3 Q2 00011110 00 01 11 10 11 QD Q1 Q0 Q3 Q2 00011110 46 001001 011001 111001 101001 00 QD 2 2 用卡诺图化简 如下图所示 求得各位触器的时钟方程的表达式 用卡诺图化简 如下图所示 求得各位触器的时钟方程的表达式 Q1 Q0 Q3 Q2 00011110 00 01 1 1 11 0 0 10 23 QCP 47 Q1 Q0 Q3 Q2 00011110 00 1 01 0 0 11 0 0 10 1 12 QCP Q1 Q0 Q3 Q2 00011110 00 1 1 0 01 1 1 0 48 11 1 1 0 10 1 1 0 01 QCP CPCP 0 由上分析可知 加减计数只在于时钟由上分析可知 加减计数只在于时钟 CPCP 的不同 若要使一个电路能够可逆计数 增设一控制开关 就可实现 的不同 若要使一个电路能够可逆计数 增设一控制开关 就可实现 设设 K K 1 1 时为加计数 设时为加计数 设 K K 0 0 时为减计数 时为减计数 加法 加法 CPn 减法 减法 CPn 1 n QK 1 n QK 49 则有 则有 CPn 1 n QK 或如或如 K 0K 0 时为加法 时为加法 CPn 1 n QK K 1K 1 时为时为 减法 减法 CPn 则有 则有 CPn 1 n KQ 1 n QK 1 n QK 四 可逆计数器逻辑图如下 四 可逆计数器逻辑图如下 四 实验用仪器 仪表四 实验用仪器 仪表 数字电路实验箱 万用表 74LS7474LS74 CC4030CC4030 五 实验步骤五 实验步骤 六 实验数据六 实验数据 50 51 52 K 0K 0K 1K 1 CPQ3Q2Q1Q0Q3Q2Q1Q0 0 00 00 00 00 00 00 00 00 0 1 10 00 00 01 11 11 11 11 1 2 20 00 01 10 01 11 11 10 0 3 30 00 01 11 11 11 10 01 1 4 40 01 10 00 01 11 10 00 0 5 50 01 10 01 11 10 01 11 1 6 60 01 11 10 01 10 01 10 0 7 70 01 11 11 11 10 00 01 1 8 81 10 00 00 01 10 00 00 0 9 91 10 00 01 10 01 11 11 1 10101 10 01 10 00 01 11 10 0 11111 10 01 11 10 01 10 01 1 12121 11 10 00 00 01 10 00 0 13131 11 10 01 10 00 01 11 1 14141 11 11 10 00 00 01 10 0 15151 11 11 11 10 00 00 01 1 16160 00 00 00 00 00 00 00 0 53 54 实验八实验八 设计任意进制计数器设计任意进制计数器 一 实验目的一 实验目的 掌握中规模集成计数器的使用方法及功能测试方法 二 实验内容及要求二 实验内容及要求 采用 74LS192 复位法或预置数法设计一个三位十进制计数器 要求各位同学设计的计数器的计数容量是自 己学号的最后三位数字 三 设计过程三 设计过程 74LS192 是中规模同步十进制可逆计数器 具有双时钟输入 并具有清除和置数等功能 其引脚排列如图所示 74LS192 CC40192 的功能如下表所示 1234 A B C D 4321 D C B A 16 15 14 13 12 11 10 9 Vcc D CR BO CO LD DD DQQ CP CP Q Q GND 12345678 D0 11 023 3 u2 74LS192 74LS192 引脚排列图 CR 清除端 CPu 加计数端 置数端 CPD 减计数端 LD 非同步进位输出端 CO 非同步借位输出端 BO D3 D2 D1 D0 数据输入端 Q3 Q2 Q1 Q0 输出端 55 表 74LS192 CC40192 的功能 输 入 端 输 出 端 C R LD CP u CP D D 3 D2D 1 D0Q3Q2Q1Q0 功 能 1 0000清零 00 dcbadcba置数 01 1 0000 1001 加 计 数 1001 时 0 CO 011 1001 0000 减 计 数 0000 时 0 BO 用 M 进制集成计数器可以构成 N 任意 进制的计数器 通常用反馈清零法和反馈置数法 当计数器的计数 N M 时 则要用多片 M 进制计数器构成 其计数规律为 当低位计数器没有达到计数的最大值时 如 74LS192 56 的 1001 时 其高位芯片应处于保持状态 只有当低位芯片计数达到最大值时 给相邻的高位芯片计数器发一个信 号 使其脱离保持状态 进入计数状态 现以 233 为例为计数容量进行设计 由于 233 为三位数 因此需用三块 74LS192 1 清零法 CR RD Q1Q0 百 Q1Q0 拾 Q1 个 初态 0000 终态 233 1 232 即 0010 0011 0010 状态转换图 略 2 置数法 由于 74LS192 是具有异步清零 置数功能的十进制计数器 因此保留哪 233 种状态 方法有多种 下图是其中两种置数法 犹以最后一种使用器件最少 接线最为简单 方案一 57 方案三 Q1Q0 百 Q1Q0 拾 Q2Q0 个 或 LDLDCO 初态 0000 或 1000 332 668 终态 332 1 331 即 0011 0011 0001 或 999 58 四 实验用仪器 仪表四 实验用仪器 仪表 数字电路实验箱 万用表 74LS192 74LS00 74LS20 74LS08 等 五 实验步骤五 实验步骤 清零法 1 检查导线及器件好坏 即加上电源后 按 74LS192 的功能表进行检测 2 按上图连接电路 CPD分别接逻辑开关并置为高电平 百位 74LS192 3 拾位 个位的LD Q3 Q2 Q1 Q0分别接发光二极管或数码管 计数脉冲接手动或 1Hz 时钟脉冲 检查无误后接通电源 3 加入 CP 进行测试并检查结果是否正确 如有故障设法排除 59 4 结果无误后记录数据后拆线并整理实验设备 实验数据如下 百位百位拾位拾位个位个位 CPQ3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0 1000000000000 2000000000001 3000000000010 4000000000011 5000000000100 33 1 001100110000 33 4 000000000000 60 实验证明 实验数据与设计值完全一致 设计正确 置数法 1 检查导线及器件好坏 即加上电源后 按 74LS192 的功能表进行检测 2 按上图连接电路 CR CPD分别接逻辑开关并置为高电平 百位 74LS192 3 拾位 个位的 Q3 Q2 Q1 Q0分别接发光二极管或数码管 计数脉冲接手动或 1Hz 时钟脉冲 检查无误后接通电源 3 加入 CP 测试并检查结果是否正确 如有故障设法排除 4 结果无误后记录数据后拆线并整理实验设备 实验数据如下 百位百位拾位拾位个位个位 CPQ3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0 1000000000000 2000000000001 61 3000000000010 4000000000011 5000000000100 33 1 001100110000 33 4 000000000000 实验证明 实验数据与设计值完全一致 设计正确 六 六 设计和实验过程的收获与体会 1 设计过程的收获与体会 设计前要确定是用清零法还是置数法 要将状态表列出 特别是置数法 要保留哪几种状态方法有多种 可用 Electronics Workbench 进行仿真 以验证设计正确与否 62 2 实验过程的收获与体会 CC40192 的 CR CPD端不能悬空 LD 出现故障时 首先检查电源 然后检查 CP CR CPD端的电平状态 如不相符 则可能存在断路现LD 象 如相同 可能存在设计错误 或者可能器件已损坏 实验逻辑电路图最好把集成块的引脚标上 以便接线和检查 实验九实验九 设计一个串行累加器设计一个串行累加器 一 实验目的一 实验目的 1 学习中规模双向移位寄存器逻辑功能集成电路的使用方法 2 熟悉移位寄存器的应用一一构成串行累加器和环形计数器 二 实验内容及要求二 实验内容及要求 用移位寄存器设计一个串行累加器 要求将已分别存于四位移位寄存器 Ra和 Rb中的两个二进制数 A B 按位相 加 其和存于移位寄存器 Rs中 三 设计过程三 设计过程 累加器是由移位寄存器和全加器组成的一种求和电路 它的功能是将本身寄存的数和另一个输入的数相加 并 63 存在累加器中 串行累加器结构框图如图 2 所示 设开始时 被加数和加数已分别存入累加寄存器和加数寄存器 进位触发器 D 已被清零 在第一个脉冲到来之 前 全加器各输入 输出端的情况为 An A0 Bn B0 Cn 1 0 Sn A0 B0 0 S0 Cn C0 在第一个脉冲到来之后 S0存入累加器和移位寄存器的最高位 C0存入进位触发器 D 端 且两个移位寄存器中 的内容都向右移动一位 全加器各输出为 Sn A1 B1 C0 S1 Cn C1 在第二个脉冲到来之后 两个移位寄存器中的内容都又向右移动一位 S1存入累加器和移位寄存器的最高位 原先存入的 S0存入次高位 C1存入进位触发器 D 端 全加器各输出为 Sn A2 B2 C1 S2 C