数电课程设计-数码管显示控制器的设计与实现

武汉理工大学 数字电子技术 课程设计 1 课程设计任务书课程设计任务书 学生姓名 学生姓名 专业班级 专业班级 指导教师 指导教师 工作单位 工作单位 题题 目目 数码管显示控制器的设计与实现数码管显示控制器的设计与实现 初始条件 初始条件 555 定时器 74LS160 计数器 74LS161 计数器 74LS153 数据选择器 74LS48 译码器 74LS04 非门与数码管 电阻 电容等相关元件 要求完成的主要任务要求完成的主要任务 1 1 设计任务 设计任务 根据已知条件 完成对数码管显示控制器的设计 装配与调试 2 2 设计要求 设计要求 1 能自动一次显示出数字 0 1 2 3 4 5 6 7 8 9 自然数列 1 3 5 7 9 奇数列 0 2 4 6 8 偶数列 0 1 0 1 2 3 4 5 6 7 音乐符号序列 然后再从头循环 2 打开电源自动复位 从自然数列开始显示 时间安排 时间安排 1 2012 年 6 月 8 日分班集中 布置课程设计任务 选题 讲解课设具体实施 计划与课程设计报告格式的要求 课设答疑事项 2 2012 年 6 月 9 日 至 2012 年 7 月 3 日完成资料查阅 设计 制作与调 试 完成课程设计报告撰写 3 2012 年 7 月 4 日提交课程设计报告 进行课程设计验收和答辩 指导教师签名 指导教师签名 年年 月月 日日 系主任 或责任教师 签名 系主任 或责任教师 签名 年年 月月 日日 武汉理工大学 数字电子技术 课程设计 2 目录目录 摘 要 3 Abstact 4 引 言 5 1 设计背景 6 1 1 设计任务 6 1 2 设计要求 6 1 3 指导思想 6 2 方案论证 7 2 1 方案说明 7 2 2 方案原理 7 3 电路的设计与分析 8 3 1 电路的总体设计 8 3 2 电路的原理框图 9 3 3 元电路的设计与分析 9 3 3 1 多谐振荡电路的设计与分析 9 3 3 2 计数电路的设计与分析 11 3 3 3 译码显示电路的设计与分析 13 4 电路仿真 调试与分析 16 4 1 脉冲产生电路的仿真 16 4 2 总电路的仿真 17 4 3 运行结果分析 17 5 心得与体会 18 附录 1 元器件清单 19 附录 2 参考文献 20 武汉理工大学 数字电子技术 课程设计 3 摘要摘要 这次的课程设计主要是用计数器来实现的 这个循环控制电路的实质就是要产生一 系列有规律的数列 然后通过一个七段数码管显示出来 这里使用的只要就是计数器 计数器在时序电路中应用的很广泛 它不仅可以用于对脉冲进行计数 还可用于分频 定 时 产生节拍脉冲以及其他时序信号 运用计数器的不同的功能和不同的接发就可以实 现不同的序列输出了 而且这次的内容还包括分电路图的整合 使这个循环显示器能够按照要求依次输出 自然序列 奇数序列 偶数序列还有音乐序列 还有一个部分就是时钟电路是由 555 多 谐自激震荡集成电路制成 与电阻和电容一起构成周期为一秒时钟电路的时钟周期发 生器 为电路提供时钟信号 驱动电路是由 74LS160D 计数器和 74LS153D 数据选择器 组成 用以驱动数码管正常工作 并且在时钟电路的控制下让数码管循环工作 支持整 个电路的工作 这个设计基本上就是由以上部分连接在一起组成的 关键词 关键词 555 多谐震荡器 74LS160D 计数器 74LS153D 数据选择器 数码管 武汉理工大学 数字电子技术 课程设计 4 AbstactAbstact This course is designed to achieve with counter the cycle is the essence of the control circuit is to produce a series of regular sequence and then through a seven period of digital tube display Here is the use of as long as the counter counter in the sequential circuits of the applications of the very extensive it not only can be used to count to pulse it can also be used in separate frequency time produce the beat pulse and other timing signal Using the different functions and counter different receiver can realize the sequence of different output And the content of the circuit also includes points integration make this cycle can display in accordance with the requirements in the output natural sequence odd number sequence the even sequence and music sequence There is a part of the clock circuit is by more than 555 harmonic self excited concussion integrated circuit is made and the resistance and capacitance together make up for a second cycle clock circuit clock cycle generator for circuits provide the clock signal Driving circuit is made of 74 LS160D counter and 74 LS153D data selector composed used to drive digital tube normal work and the clock circuit under the control of the make the digital tube circulation work To support the work of the circuit This design is basically connected together by above part of KeywordsKeywords more than 555 harmonic oscillator 74LS160D counter 74LS153D data selector digital tube 武汉理工大学 数字电子技术 课程设计 5 引言引言 显示器件是电子设备中不可缺少的部分 从灯泡 阴极射线管 CRT cathode ray tube 显示器 到发光二级管 LED light emitting diode 液晶显示屏 LCD Liquid CrystalDisplay 显示器件的发展伴随着电子技术的不断发展 目 前 在小型便携式电子设备中 LED 和 LCD 显示器件成为主要的显示器件 其中发光二 级管和 IJED 数码管 主要用于状态指示和数字字符显示 LCD 主要用于文字和图形显 示 LED 数码管是用发光二级管组成字符笔画或点阵 用于显示简单字符和图形 最常 用的是七段 LED 数码管 它用发光二级管组成数字字符 8 的七段笔画 至少可以显示 十六进制数字的十六个字符 再加上一个小数点显示 常用于在电子设备上显示数字 字符串 其特点主要在于使用简单 价格低廉 显示亮度高 功耗小 器件可靠性很 高 本设计即利用逻辑芯片来实现数码管的控制显示 武汉理工大学 数字电子技术 课程设计 6 1 1 设计背景设计背景 1 11 1 设计任务设计任务 根据已知条件 完成对数码管显示控制器的设计 装配与调试 1 21 2 设计要求设计要求 1 能自动一次显示出数字 0 1 2 3 4 5 6 7 8 9 自然数列 1 3 5 7 9 奇数列 0 2 4 6 8 偶数列 0 1 0 1 2 3 4 5 6 7 音乐符号序列 然后再从头循环 2 打开电源自动复位 从自然数列开始显示 1 31 3 指导思想指导思想 本设计将采用几个基本的数字集成的 74 系列 74LS48 74LS153 555 芯片来完 成所需要的数字逻辑显示功能 在七段数码管上按规律显示特定的数字 本设计具有 逻辑清晰 设计巧妙的特点 能很好的符合课程设计的要求 武汉理工大学 数字电子技术 课程设计 7 2 2 方案论证方案论证 2 12 1 方案说明方案说明 该设计的关键是对 74LS153 的输入端的强制置数的处理 设计要求产生奇数 实 际上就是将第一个 74LS153 的 1C1 强制置 1 要求产生偶数 实际上就是把第一个 74LS153 的 1C2 强制置 0 要求产生 0 7 的音乐符号 实际就是把第二个 74LS153 的 2C3 强制置 0 也就是说产生十进制的的计数一直是不变的 它内部的技术依然是 0 9 的计数 我们只是在外部改变了它的输出而已 因此我们这个方案采用一个最简易的 方案 一个 74LS160 一个 74LS161 和两个 74LS153 一个 555 作脉冲产生之用 一片 74LS48 译码 一个七段数码管作显示 2 22 2 方案原理方案原理 首先 用一个 555 构成多谐振荡器产生大约 1HZ 的脉冲 脉冲可以使 74LS160 正 常工作循环产生 0 9 的十进制数作为 74LS153 的输入 用 74LS161 的低两位输出作为 两个 74LS153 的地址输入控制其输出 74LS160 每循环 0 9 一次就会产生进位输出为 74LS161 提供一个脉冲 使其计数一次 74LS161 在此处做为一个四进制的计数器 在 脉冲作用下 74LS161 的低两位循环产生 00 01 10 11 从而使 74LS153 输出相应的 十进制数再经 74LS48 译码最终使数码管按要求依次显示出数字 0 1 2 3 4 5 6 7 8 9 自然数列 1 3 5 7 9 奇数列 0 2 4 6 8 偶数列 和 0 1 0 1 2 3 4 5 6 7 0 1 音乐符号数列 然后又依次显示出自然数列 奇数列 偶数列和音乐符号数列 如此周而复始 不 断循环 经以上的论证我们可知 这个方案在理论上分析是完全可行的 经我们仿真之后 验证 此方案是完全可行的 武汉理工大学 数字电子技术 课程设计 8 3 3 电路的设计与分析电路的设计与分析 3 13 1 电路的总体设计电路的总体设计 由设计要求依次显示自然数列 1 2 3 4 5 6 7 8 9 奇数列 1 3 5 7 9 偶数列 0 2 4 6 8 音乐数列 0 1 0 1 2 3 4 5 6 7 列出下列关系 自然数列 奇数列 偶数列 音乐数列 00000001 0000 0000 0001 0011 00100001 0010 0101 0100 0000 0011 0111 0110 0001 0100 1001 1000 0010 0101 0011 0110 0100 0111 0101 1000 0110 1001 0111 通过上面的数列可发现如下规律 奇数列最末位都为 1 偶数列最末位都为 0 音 乐数列的最高位都为 0 因此该设计的关键是对 74LS153 的输入端的强制置数的处理 设计要求产生奇数 实际上就是将第一个 74LS153 的 1C1 强制置 1 要求产生偶数 实 际上就是把第一个 74LS153 的 1C2 强制置 0 要求产生 0 7 的音乐符号 实际就是把第 二个 74LS153 的 2C3 强制置 0 也就是说产生十进制的的计数一直是不变的 它内部的 技术依然是 0 9 的计数 我们只是在外部改变了它的输出而已 用一个 555 构成多谐振荡器产生大约 1HZ 的脉冲 脉冲可以使 74LS160 正常工作 循环产生 0 9 的十进制数作为 74LS153 的输入 用 74LS161 的低两位输出作为两个 74LS153 的地址输入控制其输出 74LS160 每循环 0 9 一次就会产生进位输出为 74LS161 提供一个脉冲 使其计数一次 74LS161 在此处做为一个四进制的计数器 在 脉冲作用下 74LS161 的低两位循环产生 00 01 10 11 从而使 74LS153 输出相应的 武汉理工大学 数字电子技术 课程设计 9 十进制数再经 74LS48 译码最终使数码管按要求依次显示出数字 0 1 2 3 4 5 6 7 8 9 自然数列 1 3 5 7 9 奇数列 0 2 4 6 8 偶数列 和 0 1 2 3 4 5 6 7 0 1 音乐符号数列 然后 又依次显示出自然数列 奇数列 偶数列和音乐符号数列 如此周而复始 不断循 环 3 23 2 电路的原理框图电路的原理框图 555 脉冲 电路 计数 器 计数 器 数据选 择器 数据选 择器 译码 电路 数 码 管 3 33 3 元电路的设计与分析元电路的设计与分析 3 3 13 3 1 多谐震荡电路的设计与分析多谐震荡电路的设计与分析 555 定时器是一种模拟和数字功能相结合的中规模集成器件 一般用双极性工 艺制作的称为 555 用 CMOS 工艺制作的称为 7555 除单定时器外 还有对应的 双定时器 556 7556 555 定时器的电源电压范围宽 可在 4 5V 16V 工作 7555 可在 3 18V 工作 输出驱动电流约为 200mA 因而其输出可与 TTL CMOS 或者模拟电路电平兼容 555 定时器成本低 性能可靠 只需要外接几个电阻 电容 就可以实现多谐 振荡器 单稳态触发器及施密特触发器等脉冲产生与变换电路 它也常作为定时器 广泛应用于仪器仪表 家用电器 电子测量及自动控制等方面 它内部包括两个电 压比较器 三个等值串联电阻 一个 RS 触发器 一个放电管 T 及功率输出级 它提供两个基准电压 VCC 3 和 2VCC 3 555 定时器的功能主要由两个比较器决定 两个比较器的输出电压控制 RS 武汉理工大学 数字电子技术 课程设计 10 触发器和放电管的状态 在电源与地之间加上电压 当 5 脚悬空时 则电压比较 器 A1 的反相输入端的电压为 2VCC 3 A2 的同相输入端的电压为 VCC 3 若 触发输入端 TR 的电压小于 VCC 3 则比较器 A2 的输出为 1 可使 RS 触发器 置 1 使输出端 OUT 1 如果阈值输入端 TH 的电压大于 2VCC 3 同时 TR 端 的电压大于 VCC 3 则 A1 的输出为 1 A2 的输出为 0 可将 RS 触发器置 0 使输出为 0 电平 555 定时器主要是与电阻电容构成充放电电路 并由两个比 较器来检测电容上的电压以确定输出电压的高低和放电开关管的通断 可构成单稳 态触发器 多谐振荡器 施密特触发器等脉冲产生电路 时钟信号的产生方式很多 本电路设计使用 555 定时器 555 定种双极型中规模 集成电路 只要在外部配上几个适当的阻容 元件和适当的电路连接 就可构成多谐 振荡器 该器件的电源电压为 4 5V 18V 驱动电流也较大 并能提供与 ttl MOS 电 路相兼容的逻辑电路 脉冲宽度计算公式 Tw 0 7 R1 RW R2 C 3 1 振荡周期计算公式 T 0 7 R1 RW 2R2 C 3 2 经过计算可知 R1 约为 580k R2 约为 290k 3 3 23 3 2 计数电路的设计与分析计数电路的设计与分析 该设计用到了 74LS160 和 74LS161 两个计数器 其中 74LS160 用来产生 0 9 的十 进制数作为数据选择器的输入 74LS161 的输出低两位作为数据选择器的地址选择其实 图 3 1 自激多谐振荡器电路和波形图 TH 6 TR 2 DIS 7 VCC 8 R 4 Q 3 GND 1 VC 5 VCC Vo C3 103 R1 3K RW 100K R2 10K C1 103 a b Vo t t Vo Tw T V1 V2 V3 555 C2 10uF 武汉理工大学 数字电子技术 课程设计 11 是将其作为了一个四进制的计数器 循环产生 00 01 10 11 进而控制了数据选择器 的输出 终使数码管按要求产生循环数列 下面是最 74LS160 的介绍 异步清零端 MR1 为低电平时 不管时钟端 CP 信号状态如何 都可以完成清零功 能 160 的预置是同步的 当置入控制器 PE 为低电平时 在 CP 上升沿作用下 输出 端 Q0 Q3 与数据输入端 P0 P3 一致 对于 54 74160 当 CP 由低至高跳变或跳变前 如 果计数器控制端 CEP CET 为高电平 则 PE 应避免由低至高电平的跳变 而 54 74LS160 无此种限制 160 的计数是同步的 靠 CP 同时加在四个触发器上而实现 的 当 CEP CET 均为高电平时 在 CP 上升沿作用下 Q0 Q3 同时变化 从而消除了异 步计数器中出现的计数尖峰 对于 54 74LS160 的 CEP CET 跳变与 CP 无关 当计数 溢出时 进位输出端 TC 输出一个高电平脉冲 其宽度为 Q0 的高电平部分 对于 74LS160 在 CP 出现前 即使 CEP CET MR 发生变化 电路的功能也不受影响 图 3 2 74LS160 外部引脚图 武汉理工大学 数字电子技术 课程设计 12 图 3 3 74LS153 外部引脚图 160 外部管脚 引出端符号 TC 进位输出端 CEP 计数控制端 Q0 Q3 输出端 CET 计数控制端 CP 时钟输入端 上升沿有效 MR 异步清除输入端 低电平有效 PE 同步并行输入置数端 低电平有效 74LS153 逻辑功能表 表 3 1 74LS153 逻辑功能表 输 入输出 BAC0C1C2C3GY 10 000 0 0 001 01 01 0 00 01 1 01 10 0 00 10 1 01 11 000 11 101 74LS160 逻辑功能表 表 3 2 74LS160 逻辑功能表 武汉理工大学 数字电子技术 课程设计 13 电路状态进位输出计数顺序 Q3Q2Q1Q0 等效十进 制C 0000000 1000110 2001020 3001130 4010040 5010150 6011060 7011170 8100080 9100191 3 3 33 3 3 译码显示电路的设计与分析译码显示电路的设计与分析 数码管按段数分为七段数码管和八段数码管 八段数码管比七段数码管多一个发 光二极管单元 多一个小数点显示 按发光二极管单元连接方式分为共阳极数码管和 共阴极数码管 共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极 COM 的数码管 共阳数码管在应用时应将公共极 COM 接到 5V 当某一字段发光二极管的阴 极为低电平时 相应字段就点亮 当某一字段的阴极为高电平时 相应字段就不亮 共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极 COM 的数码管 共阴 数码管在应用时应将公共极 COM 接到地线 GND 上 当某一字段发光二极管的阳极为高 电平时 相应字段就会被点亮 该设计中选用的是七段数码管如图 3 2 所示 为共阴极的 用 7448 译码驱动器 进行驱动 当电路开始正常工作后在该数码管上就会按设计要求依次显示数字 0 1 2 3 4 5 6 7 8 9 自然数列 1 3 5 7 9 奇数列 0 2 4 6 8 偶数列 和 0 1 0 1 2 3 4 5 6 7 音乐符号数列 然后 又依次显示出自然数列 奇数列 偶数列和音乐符号数列 如此周而复始 不断循 环 武汉理工大学 数字电子技术 课程设计 14 图 3 4 半导体数码管 计数器用来产生十进制计数 其输出端信号加到译码器输入端 经译码后可以在 输出端产生所需的控制信号 本电路计数器译码器采用 74LS48 译码驱动电路如图 3 4 它们分别为可预置 4 位二进制同步可逆计数器和八选一数据选择器 电路的工作原 理是不规则时钟脉冲信号加到计数器 74LS160 的计数向上引脚 计数器控自然忘序递 增计数 其输出端 Qd Qc Qa Qb 按自然忘序递增到 1000 时 由于清除和 Qd 相连接当 Qd 为 1 时计数器清等然后又重复递增计数 不断循环进行 而计数器的输出瑞 Qc Qb Qa 接到 74LS153 的输入端 在 Qc Qb Qa 的作用下价它们的每一种组合方式对 应于输出端的一个引脚状态 在任意时刻只有一个端口为高电平其余喘口全为低电平 而且这种变化同样是按照自然递增的顺序循环进行 根据这种结果 可以把每一路输 出用以控制半导体数码管从而可以达到循环显示数字的目的 7448 七段显示译码器输 出高电平有效 用以驱动共阴极显示器 该集成显示译码器设有多个辅助控制端 以 增强器件的功能 7448 的 LRBI BI RBO 简要说明如下 灭灯输入 BI RBO BI RBO 是特殊控制端 有时作为输入 有时作为输出 当 BI RBO 作输入使用且 BI 0 时 无论其它输入端是什么电平 所有各段输入 a g 均为 0 所以字形熄灭 武汉理工大学 数字电子技术 课程设计 15 试灯输入 LT 当 LT 0 时 BI RBO 是输出端 且 RBO 1 此时无论其它输入端是什么状态 所有各 段输出 a g 均为 1 显示字形 8 该输入端常用于检查 74IS48 本身及显示器的好坏 当 LT 1 RBI 0 且输入代码 DCBA 0000 时 各段输出 a g 均为低电平 与 BCD 码 相应的字形 0 熄灭 故称 灭零 利用 LT 1 与 RBI 0 可以实现某一位的 消隐 此时 BI RBO 是输出端 且 RBO 0 BI RBO 作为输出使用时 受控于 LT 和 RBI 当 LT 1 且 RBI 0 输入代码 DCBA 0000 时 RBO 0 若 LT 0 或者 LT 1 且 RBI 1 则 RBO 1 该端主要用于显示多位数字时 多个译码器之间的连接 从功能表还可看出 对输入代码 0000 译码条件是 LT 和 RBI 同时等于 1 而对其它输入代码则仅要求 LT 1 这时候 译码器各段 a g 输出的电平是由输入 BCD 码决定的 并且满足显示 字形的要求 图 3 5 74IS48 的引脚图 图 3 6 译码驱动电路 武汉理工大学 数字电子技术 课程设计 16 4 4 电路仿真 调试与分析电路仿真 调试与分析 4 14 1 脉冲产生电路的仿真脉冲产生电路的仿真 图 4 1 脉冲产生电路 武汉理工大学 数字电子技术 课程设计 17 图 4 2 脉冲产生电路的仿真 4 24 2 总电路仿真总电路仿真 图 4 3 总电路仿真 4 34 3 运行结果分析运行结果分析 武汉理工大学 数字电子技术 课程设计 18 接通电源后数码管可以按要求依次循环显示出数字 0 1 2 3 4 5 6 7 8 9 自然数列 1 3 5 7 9 奇数列 0 2 4 6 8 偶数列 和 0 1 0 1 2 3 4 5 6 7 音乐符号数列 然后 又依次显示出自然数列 奇数列 偶数列和音乐符号数列 如此周而复始 不断循 环 并且打开电源自动复位 从自然数列开始显示 实现了预期的设计要求 5 5 心得与体会心得与体会 这次的课程设计是一次难得的锻炼机会 让我们能够充分利用所学过的理论知识还 有自己的想象能力 另外还有学习查找资料的方法 以及自己处理分析电路 设计电 路的能力 这次的课程设计让我们懂得了理论知识在实际中的用途 突然感觉自己学 的东西很有用 我们觉得这样就可以激发我们以后的学习兴趣 这样有利于今后更好 的学习 通过这次实践活动 我们增强了解决问题的能力 从中也发现了自己在动手操作方面 的不足