微机原理及应用ch综合训练ppt课件.ppt

第5章半导体存储器及其接口 第五章存储器系统 综合训练 教师郑津 半导体存储器芯片的结构 存储体存储器芯片的主要部分 用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片 控制读写操作 存储体 每个存储单元具有一个唯一的地址 可存储1位 位片结构 或多位 字片结构 二进制数据芯片存储容量与地址 数据线个数有关 芯片的存储容量 2M N 存储单元数 存储单元的位数M 芯片的地址线根数N 芯片的数据线根数 单元地址 00 0000 01 XX XX 存储单元 存储元 存储容量 存储体 存储体 地址译码电路 片选和读写控制逻辑 片选端CS 或CE 有效时 可以对该芯片进行读写操作输出OE 控制读操作 有效时 芯片内数据输出该控制端对应系统的读控制线写WE 控制写操作 有效时 数据进入芯片中该控制端对应系统的写控制线 存储芯片与CPU的连接 存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线 存储器芯片的容量是有限的 为了满足实际存储器的容量要求 需要对存储器进行扩展 位扩展法 数据线的连接字扩展法 地址线的连接字位同时扩展法 一 位扩展方式当芯片的单元数和主存相同 而位数不足时 就要对位数进行扩展 称为位扩展 位扩展法的要点 位的并联 各芯片的数据线与CPU数据线的各对应位拼接 各芯片的片选线应连在一起 合用一个片选信号 存储芯片与CPU的连接 2 字扩展方式当芯片字长与主存相同 而单元数不足时 就需要用几片存储器芯片组成组成容量较大的存储器 称为字扩展 字扩展法的要点 主存储器的逻辑设计 芯片的地址线 通常全部与系统的低位地址总线相连 寻址时 这部分地址的译码是在存储芯片内完成的 称为 片内译码 芯片的片选端 与系统总线的高位地址线相连 这种扩充简称为 地址扩充 或 字扩充 存储芯片片选端的译码 小结 片选端常有效 特点 地址重复 地址空间连续 不需要译码电路不能再进行地址扩充仅一块芯片的情况 高位地址线全部参与片选译码特点 地址唯一 地址空间连续 译码电路复杂 高位地址线部分参与片选译码特点 地址重复 地址空间连续 译码电路相对简单 单独一根高位地址线作为芯片的片选特点 地址重复 3片以上时 地址空间不连续 译码电路简单 总结 总结 位扩展 考虑数据线字扩展 系统总线的高地址与片选信号连接控制信号线 最小组态 IO M WR RD 最大组态 MEMR MEMW 使用3 8译码器74LS138和多片8K 8结构的SRAM 采用全译码方式 在8088系统中设计存储模块 占用从0开始的最低32KB地址空间 画出连接示意图 15分 1 构成此存储器需用该SRAM芯片多少片 2分 2 给出每片芯片的地址范围 6分 3 画出用该SRAM芯片采用全译码方式构成此存储器的电路图 7分 综合举例 本题详见书P133 习题5 14 如果为最大组态下 怎么改 利用4K 8的RAM芯片构成容量为16KBRAM存储器系统 地址从30000H开始 它们与最小组态下的8088CPU连接 采用全译码方式 请设计该电路图 1 该系统采用什么扩充方式 1分 设计此存储器需要几片 1分 2 计算出芯片的地址范围 2分 3 画出8088最小组态下的连接图 其中译码器部分占8分 其余占3分 11分 综合举例2 综合举例3 用存储芯片6264 SRAM 8K 8位 和2732 EPROM 4K 8位 各两片构成容量为24KB的存储系统 它们与最小组态下的8088CPU连接 采用全译码方式 画出存储器系统最小组态模式下的电路连接图 利用1024 4的RAM芯片和2048 8的EPROM芯片 设计一个包含2KBRAM 4KBROM的存储器系统 采用