VLSI硕士研究生复习题库

一 填空 集成电路中的电阻分为金属层电阻 多晶硅电阻和扩散电阻等 金属层电阻的阻值只与该 电阻的设计 有关 多晶硅电阻和扩散电阻的阻值除与该电阻的设计 有 关外还与导电区的 有关 MOS 集成电路中的寄生电容大致可分为 和 三 大部分 在 MOS 传输门中 NMOS 管对 电平传输有损耗 PMOS 管对 电平传输有损 耗 高电平噪声容限 MNH 表达为 低电平噪声容限 MNL 表达为 噪声容限 MN 表达为 存储器可以实现组合电路 若使用 128 X 8bits 的存储体可实现 个 输入的逻辑函数 CMOS 与非门电路直流特性设计中 假设各管几何尺寸相同和工艺参数不变 最恶劣情况将 发生在 NMOS 管 的状态下 这时输出 电平最差 CMOS 或非门电路直流特性设计中 假设各管几何尺寸相同和工艺参数不变 最恶劣情况将 发生在 NMOS 管 的状态下 这时输出 电平最差 在 MOS 集成电路的制造实现中 NMOS 晶体管是在 型的衬底材料上制成的 PMOS 晶体管是在 型的衬底材料上制成的 三态逻辑门电路的三种输出状态分别为高电平 和 当 NMOS 晶体管的栅源电压VGSn 漏源电压VDSn满足关系VDSn VGSn时 该 NMOS 晶 体管处于 工作状态 CMOS 或非门电路时间特性设计中 假设各管几何尺寸相同和工艺参数不变 将使脉冲波形 的 沿变差 CMOS 与非门电路时间特性设计中 假设各管几何尺寸相同和工艺参数不变 将使脉冲波形 的 沿变差 集集成成电电路路中中的的电电阻阻分分为为金金属属层层电电阻阻 多多晶晶硅硅电电阻阻和和扩扩散散电电阻阻等等 金金属属层层电电阻阻的的阻阻值值只只与与该该 电电阻阻的的设设计计 有有关关 多多晶晶硅硅电电阻阻和和扩扩散散电电阻阻的的阻阻值值除除与与该该电电阻阻的的设设计计几几何何尺尺寸寸有有关关外外 还还与与导导电电区区的的 有有关关 在在 C CM MO OS S 传传输输门门中中 N NM MO OS S 管管对对 电电平平传传输输有有损损耗耗 P PM MO OS S 管管对对 电电平平传传输输有有 损损耗耗 C CM MO OS S 与与非非门门电电路路直直流流特特性性设设计计中中 假假设设各各管管几几何何尺尺寸寸相相同同和和工工艺艺参参数数不不变变 最最恶恶劣劣情情况况将将 发发生生在在 N NM MO OS S 管管 的的状状态态下下 这这时时输输出出低低电电平平最最差差 存存储储器器可可以以实实现现组组合合电电路路 若若使使用用 1 12 28 8 X X 8 8b bi it ts s 的的存存储储体体可可实实现现 8 8 个个 输输入入的的逻逻辑辑函函 数数 在在 MOS 集成电路的制造实现中 集成电路的制造实现中 NMOS 晶体管是在晶体管是在 型的衬底材料上制成的 型的衬底材料上制成的 PMOS 晶体管是在晶体管是在 型的衬底材料上制成的 型的衬底材料上制成的 三态逻辑门电路的三种输出状态分别为高电平 三态逻辑门电路的三种输出状态分别为高电平 和和 二 简答题 1 什么是数字集成电路设计的全定制方式 半定制方式和用户自编程方式 他们各自有什么特点 适用范围怎样 2 什么是数字系统设计过程中逻辑功能仿真 它的意义是什么 3 什么是数字系统设计过程中的后仿真 它的意义是什么 3 分 4 什么是单位晶体管 单位晶体管在版图及参比分析中的作用是什么 5 分 5 单位负载与单位驱动能力是怎样表述的 3 分 6 单位负载与单位驱动能力在数字集成电路设计中有什么意义 3 分 7 数字集成电路的时延模型是怎样表达的 各部份分别代表什么含义 8 从测试的角度考虑问题 在电路设计中应采用什么样的电路元件和电路结构能有效地保证仿真 和制成电路的有效测试 9 数字集成电路中 什么是信号边沿歪斜 产生的原因是什么 10 数字集成电路中信号边沿歪斜会产生什么不利影响 产生的原因是什么 6 分 11 信号边沿歪斜会对数字集成电路产生什么不利影响 产生的原因是什么 12 改善信号边沿歪斜的措施有哪些方法 这些方法的主要着眼点在哪里 13 关键时延路径的基本概念是什么 对系统有哪些影响 14 噪声容限的基本意义 表达形式 当某逻辑器件的输入输出电平为 VOL 0 5 V VOH 2 7 V VIL 0 8 V VIH 2 0 V 则噪声容限值是多少 15 静态同步系统的基本定义是什么 16 系统总线设计中对总线上的信号传递有什么规定 17 请画出数字倒相器直流转移特性曲线 并说明曲线中各参数的含义是什么 18 请画出数字倒相器时间波形曲线 并说明曲线中各参数的含义及定义是什么 1 数字系统设计过程中逻辑功能仿真的意义是什么 数字系统设计过程中逻辑功能仿真的意义是什么 2 什么是关键时延路径 什么是关键时延路径 它对系统有哪些影响它对系统有哪些影响 3 静态同步系统的基本定义是什么 静态同步系统的基本定义是什么 4 噪声容限的基本意义 噪声容限的基本意义 当某逻辑器件的输入输出电平为 当某逻辑器件的输入输出电平为 VOL 0 5 V VOH 2 7 V VIL 0 8 V VIH 2 0 V 则噪声容限值是多少 则噪声容限值是多少 5 系统总线设计中对总线上的信号传递有什么规定 系统总线设计中对总线上的信号传递有什么规定 三 选择题 数字倒相器输入输出直流电压特性曲线如图所示 曲线中有参数 VOH VOL VTH VIH VIL 其中 VOH是指 VIH是指 VTH是指 VOL是指 VIL是指 A 最小输出高电平 B 最大输出低电平 C 最小输入高电平 D 逻辑门阈值电压 E 最大输入低电平 A 最小输出高电平 B 最大输出低电平 C 最小输入高电平 D 逻辑门阈值电压 E 最大输入低电平 A 最小输出高电平 B 最大输出低电平 C 最小输入高电平 D 逻辑门阈值电压 E 最大输入低电平 A 最小输出高电平 B 最大输出低电平 C 最小输入高电平 D 逻辑门阈值电压 E 最大输入低电平 A 最小输出高电平 B 最大输出低电平 C 最小输入高电平 D 逻辑门阈值电压 E 最大输入低电平 当 NMOS 晶体管的栅源电压 VGSn 漏源电压 VDSn满足关系 0 VDSn VGSn VTn时 该晶体管 处于 工作状态 这时该晶体管的漏极电流表达为 IDn A 截止区 B 线性导通区 C 有源导通区 A 0 B n VGSn VTn VDSn 0 5VDSn2 C 0 5 n VGSn VTn 2 当 NMOS 晶体管的栅源电压 VGSn 漏源电压 VDSn满足关系 0 VGSn VTn VDSn时 该 NMOS 晶体管处于 工作状态 这时该 NMOS 晶体管的漏极电流表达为 IDn A 截止区 B 线性导通区 C 有源导通区 D 线性电阻区 A 0 B n VGSn VTn VDSn 0 5VDSn2 C 0 5 n VGSn VTn 2 NMOS 晶体管的衬底应连接在 NMOS 晶体管的源极应连接在 A 电源正极 B 电源负极 C 漏极 D 无连接 A 电路高电位点 B 电路低电位点 C 漏极 D 无连接 PMOS 晶体管的源极应连接在 或 A 电路高电位 B 电源负极 C 漏极 D 无连接 A 电源正极 B 电源负极 C 漏极 D 无连接 在静态 CMOS 数字逻辑电路中 基本逻辑门都具有倒相 非 输出的特点 该特点是因 产生的 A 有专门设计的倒相器 B 电路结构 C NMOS 连接 D PMOS 连接 在 CMOS 集成电路的设计中 单位负载是指 A 1 电阻 B 1F 电容 C 最小尺寸 MOS 晶体管的栅极表现出的阻抗 D 最小尺寸 CMOS 逻辑门输入端表现出的阻抗 在 CMOS 集成电路的制造工艺中有一种称为 P 阱工艺的制造过程 该工艺是在 N 型衬底材料上 制出 P 型扩散区 P 阱 然后在 N 型衬底和 P 型扩散区 P 阱 上制成不同的晶体管 问在 N 型 衬底上制成的是 PMOS 晶体管是在 P 型扩散区 P 阱 上制成的是 N 型衬底应连接到 而 P 型扩散区 P 阱 应连接到 A NMOS 晶体管 B PMOS 晶体管 C 双极性晶体管 BJT D 结型场效应管 JFET E NMOS 晶体管 F PMOS 晶体管 G 双极性晶体管 BJT H 结型场效应管 JFET I 源极 J 漏极 K 电源正极 L 电源负极 M 源极 N 漏极 O 电源正极 P 电源负极 我们知道电子的表面迁移率 n与空穴的表面迁移率 p是不同的 从估算的角度看 比值 n p A 1 5 B 2 C 2 5 D 3 在开关逻辑电路中 串联的多只 NMOS 晶体管代表了 逻辑关系 并联的多只 NMOS 晶体管代表了 逻辑关系 在静态 CMOS 数字逻辑电路中与串联的 NMOS 晶体管相 对应的 PMOS 晶体管应是 连接关系 与并联的 NMOS 晶体管相对应的 PMOS 晶体管应是 连接关系 A 与 B 或 C 与非 D 或非 E 与 F 或 G 与非 H 或非 I 串联 J 并联 K 无连接 L 任意连接 M 串联 N 并联 O 无连接 P 任意连接 1 数字倒相器输入输出直流电压特性曲线如图所示 曲线中有参数数字倒相器输入输出直流电压特性曲线如图所示 曲线中有参数 VOH VOL VTH VIH VIL 其中其中 VOH是指是指 VIH是指是指 VTH是指是指 VOL是指是指 VIL是指是指 A A 最小输出高电平 最小输出高电平 B B 最大输出低 最大输出低 电平 电平 C C 最小输入高电平 最小输入高电平 D D 逻辑门阈值 逻辑门阈值 电压 电压 E E 最大输入低电平 最大输入低电平 A A 最小输出高电平 最小输出高电平 B B 最大输出 最大输出 低电平 低电平 C C 最小输入高电平 最小输入高电平 D D 逻辑门阈 逻辑门阈 值电压 值电压 E E 最大输入低电平 最大输入低电平 A A 最小输出高电平 最小输出高电平 B B 最大输出低电平 最大输出低电平 C C 最小输入高电平 最小输入高电平 D D 逻辑门阈值电压 逻辑门阈值电压 E E 最大输入低电平 最大输入低电平 A A 最小输出高电平 最小输出高电平 B B 最大输出低电平 最大输出低电平 C C 最小输入高电平 最小输入高电平 D D 逻辑门阈值电压 逻辑门阈值电压 E E 最大输入低电平 最大输入低电平 A A 最小输出高电平 最小输出高电平 B B 最大输出低电平 最大输出低电平 C C 最小输入高电平 最小输入高电平 D D 逻辑门阈值电压 逻辑门阈值电压 E E 最大输入低电平 最大输入低电平 2 当 当 NMOS 晶体管的栅源电压晶体管的栅源电压 VGSn 漏源电压 漏源电压 VDSn满足关系满足关系 0 VDSn IDN2 同时只考虑负载电 容 CL 的影响 3 已知下图中的 a 图是一个未完成的 CMOS 二输入与非门的局部电路 b 图是一个未完成的 CMOS 二输入或非门的局部电路 虚线框内表示的是未完成的电路部分 请在 各自的图中完成尚未完成的电路部分 4 画出 CMOS 倒相器电路 确定输入 Vin 从低电平变化到高电平时 各管直流工作状态 变化的边界条件 并列出相应的电路方程式 5 CMOS 传输门电路如图所示 试确定该电路完成的功能 为信号端 赋以特定的信号要求 使得在输出端 分别获得二输入与功能以及二 输入或功能 对求得的二输入与功能以及 二输入或电路画出最简晶体 管级电路图 6 CMOS 传输门组成的电路如图示 假设 Vcl 0 0v 现在 输入端 A 加一理想的脉冲源 CTL CTL 施加互补的控制信号 使 NMOS 管 MN 和 PMOS 管 MP 导通工作 试分析电路的工作过程 MN MP 管的状态转换情况 建 立输出波形的上升时间关系 7 已知异或门的逻辑表达式为 请将该表达式以BABAF AOI 结构画出该异或门的晶体管级静态 CMOS 电路 再画出该异或门的 CMOS 传输门的实现电路 8 已知异或非门的逻辑表达式为 请将该逻辑表达式以BABAF AOI 结构画出该异或非门的晶体管级静态 CMOS 电路 再画出该异或非门的 CMOS 传输门的实现电路 9 试设计满足如下要求的 SCAN D 触发器 简要说明该器件 的使用方法 TETIENDQ 0X0XQ 10XX0 11XX1 0X100 0X111 10 已知一个 8 bit 环形移位 左移 电路 其功能表如下 现要求以该电路为核心扩展为能实 现左移 右移功能的环形移位电路 请完成该