软件设计师专题一

若某个计算机系统中 内存地址与 I O 地址统一编址 访问内存 单元和 I O 设备是靠 46 采区分的 46 A 数据总线上输出的数据 B 不同的地址代码 C 内存与 I O 设备使用不同的地址总线 D 不同的指令 在中断响应过程中 CPU 保护程序计数器的主要目的是 47 A 使 CPU 能找到中断服务程序的入口地址 B 为了实现中断 嵌套 C 为了使 CPU 在执行完中断服务程序时能回到被中断 程序的断点处 D 为了使 CPU 与 I O 设备并行工作 在 32 位的总线系统中 若时钟频率为 1000MHz 总线上 5 个时 钟周期传送一个 32 位字 则该总线系统的数据传送速率约为 48 兆字节 秒 48 A 200 B 600 C 800 D 1000 现有四级指令流水线 分别完成取指 取数 运算 传送结果四 步操作 若完成上述操作的时间依次为 9ns 10ns 6ns 8ns 则流 水线的操作周期应设计为 49 49 A 6 B 8 C 9 D 10 从基本的 CPU 工作原理来看 若 CPU 执行 MOV R1 R0 指令 即将寄存器 R0 的内容传送到寄存器 R1 中 则 CPU 首先要 完成的操作是 50 其中 PC 为程序计数器 M 为主存储器 DR 为数据寄存器 IR 为指令寄存器 AR 为地址寄存器 50 A R0 R1 B PC AR C M DR D DR IR 关于 RS 232C 以下叙述中正确的是 53 A 能提供最高传输率 9600bps B 能作为计算机与调制解调 器之间的一类接口标准 C 可以用菊花链式连接 D 属于 一类并行接口 内存按字节编址 地址从 A4000H 到 CBFFFH 共有 1 字节 若 用存储容量为 32K 8bit 的存储器芯片构成该内存 至少需要 2 片 1 A 80K B 96K C 160K D 192K 2 A 2 B 5 C 8 D 10 中断响应时间是指 3 A 从中断处理开始到中断处理结束所用的时间 B 从发出中断 请求到中断处理结束所用的时间 C 从发出中断请求到进入中断处 理所用的时间 D 从中断处理结束到再次中断请求的时间 若指令流水线把一条指令分为取指 分析和执行三部分 且三部 分的时间分别是 t 取指 2ns t 分析 2ns t 执行 1ns 则 100 条指 令全部执行完毕需 4 ns 4 A 163 B 183 C 193 D 203 在单指令流多数据流计算机 SIMD 中 各处理单元必须 5 5 A 以同步方式 在同一时间内执行不同的指令 B 以同步方式 在同一时间内执行同一条指令 C 以异步方式 在同一时间内执行 不同的指令 D 以异步方式 在同一时间内执行同一条指令 容量为 64 块的 Cache 采用组相联方式映像 字块大小为 128 个字 每 4 块为一组 若主存容量为 4096 块 且以字编址 那么主存地址 应为 7 位 主存区号应为 8 位 7 A 16 B 17 C 18 D 19 8 A 5 B 6 C 7 D 8 虚拟存储管理系统的基础是程序的 23 理论 这个理论的基本含 义是指程序执行时往往会不均匀地访问主存储器单元 根据这个理 论 Denning 提出了工作集理论 工作集是进程运行时被频繁地访问 的页面集合 在进程运行时 如果它的工作集页面都在 24 内 能 够使该进程有效地运行 否则会出现频繁的页面调入 调出现象 23 A 全局性 B 局部性 C 时间全局性 D 空间全局性 24 A 主存储器 B 虚拟存储器 C 辅助存储器 D u 盘 2005 年上半年软件设计师上午试题 在计算机中 最适合进行数字加减运算的数字编码是 1 最适合表示浮点数阶码的数字编码是 2 1 A 原码 B 反码 C 补码 D 移码 2 A 原码 B 反码 C 补码 D 移码 如果主存容量为 16M 字节 且 按字节编址 表示该主存地址至少应需要 3 位 3 A 16 B 20 C 24 D 32 操作数所处的位置 可以决定指令的寻址方式 操作数包含在指 令中 寻址方式为 4 操作数在寄存器中 寻址方式为 5 操作数的地址在寄存器中 寻址方式为 6 4 A 立即寻址 B 直接寻址 C 寄存器寻址 D 寄存器间接 寻址 5 A 立即寻址 B 相对寻址 C 寄存器寻址 D 寄存器间接寻址 6 A 相对寻址 B 直接寻址 C 寄存器寻址 D 寄存器间接寻址 三个可靠度 R 均为 0 8 的部件串联构成一个系统 如下图所示 则该系统的可靠度为 7 7 A 0 240 B 0 512 C 0 800 D 0 992 在计算机系统中 构成虚拟存储器 8 8 A 只 需要一定的硬件资源便可实现 B 只需要一定的软件即可实现 C 既需要软件也需要硬件方可实现 D 既不需要软件也不需要硬 件 正确答案 C 解析 在计算机中 内存空间的分配是由操作系统进行的 程序和数据除了常驻内存的以 外都是以文件的形式存放在硬盘中 需要时从硬盘调到内存 再由 CPU 使用 我们把由进 程中的目标代码 数据等的虚拟地址组成的虚拟空间称为虚拟存储器 操作系统必须解决 由虚拟存储器到物理存储器的地址变换 这种变换方法有静态地址重定位和动态地址重定 位两种方法 1 静态地址重定位 静态地址重定位是在虚空间程序执行之前由装配程序完 成地址影射工作 静态地址重定位的优点是不需要硬件的支持 缺点是无法实现虚拟存储 器 必须占用连续的内存空间且难以做到程序和数据的共享 2 动态地址重定位 动态地 址重定位是在程序执行过程中 在 CPU 访问内存之前 将要访问的程序或数据地址转换为 内存地址 动态地址重定位依靠硬件地址变换机构完成 其优点主要有 可以对内存进行 非连续分配 提供了虚拟存储器的基础 有利于程序段的共享 虚拟存储器只是一个容量 非常大的存储器的逻辑模型 不是任何实际的物理存储器 它借助于磁盘等辅助存储器来 扩大主存容量 使之为更大或更多的程序所使用 它指的是主存一外存层次 它以透明的 方式给用户提供了一个比实际主存空间大得多的程序地址空间 所以它既需要硬件也需要 软件 页式存储系统的逻辑地址是由页号和页内地址两部分组成 假定 页面的大小为 4K 地址变换过程如下图所示 图中逻辑地址用十进 制表示 图中有效地址经过变换后 十进制物理地址 a 应 为 17 17 A 33220 B 8644 C 4548 D 2500 2005 年下半年软件设计师上午试题年下半年软件设计师上午试题 阵列处理机属于 1 计算机 1 A SISD B SIMD C MISD D MIMD 采用 2 不能将多个处理机互连构成多处理机系统 2 A STD 总线 B 交叉开关 C PCI 总线 D Centronic 总线 Centronic 总线属于外部总线 它的接口通常被认为是一种打印机并 行接口标准 某计算机系统的可靠性结构是如下图所示的双重串并联结构 若 所构成系统的每个部件的可靠度为 0 9 即 R 0 9 则系统的可靠度 为 3 A 0 9997 B 0 9 276 C 0 9739 D 0 6561 若每一条指令都可以分解为取指 分析和执行三步 已知取指时 间 t 取指 5 t 分析时间 t 分析 2 t 执行时间 t 执行 5 t 如果 按顺序方式从头到尾执行完 500 条指令需 4 t 如果按照 执行 k 分析 k 1 取指 k 2 重叠的流水线方式执行指令 从头 到尾执行完 500 条指令需 5 t 4 A 5590 B 5595 C 6000 D 6007 5 A 2492 B 2500 C 2510 D 2515 2006 年上半年软件设计师上午试题 两个同符号的数相加或异符号的数相减 所得结果的符号位 SF 和 进位标志 CF 进行 1 运算为 1 时 表示运算的结果产生溢出 1 A 与 B 或 C 与非 D 异或 若浮点数的阶码用移码表示 尾数用补码表示 两规格化浮点数 相乘 最后对结果规格化时 右规的右移位数最多为 2 位 2 A 1 B 2 C 尾数位数 D 尾数位数 1 高速缓存 Cache 与主存间采用全相联地址映像方式 高速缓存的 容量为 4MB 分为 4 块 每块 1MB 主存容量为 256MB 若主存 读写时间为 30ns 高速缓存的读写时间为 3ns 平均读写时间为 3 27ns 则该高速缓存的命中率为 3 若地址变换表如下所 示 则主存地址为 8888888H 时 高速缓存地址为 4 H 3 A 90 B 95 C 97 D 99 4 A 488888 B 388888 C 288888 D 188888 若某计算机系统是由 500 个元器件构存构成的串联系统 且每个 元器件的失效率均为 10 7 H 在不考虑其他因素对可靠性的影响时 该计算机系统的平均故障间隔时间为 5 小时 5 A 2 10 4 B 5 10 4 C 2 10 5 D 5 10 5 某指令流水线由 5 段组成 各段所需要的时间如下图所示 连 续输入 10 条指令时的吞吐率为 6 A 10 70 t B 10 49 t C 10 35 t D 10 30 t 2006 年下半年软件设计师上午试卷年下半年软件设计师上午试卷 若内存 按字节编 址 用存 储容量 为 32K 8 比特的存储器 芯片 构成地址编号 A0000H 至 DFFFFH 的内存空间 则至少需要 1 片 1 A 4 B 6 C 8 D 10 某计算机系统由下图所示的部件构成 假定每个部件的千小时 可靠度 R 均为 0 9 则该系统的千小时可靠度约为 2 2 A 0 882 B 0 951 C 0 9 D 0 99 设指令由取指 分析 执行 3 个子部件完成 每个子部件的工作 周期均为 t 采用常规标量单流水线处理机 若连续执行 10 条指 令 则共需时间 3 t 3 A 8 B 10 C 12 D 14 某计算机的时钟频率为 400MHz 测试该计算机的程序使用 4 种 类型的指令 每种指令的数量及所需指令时钟数 CPI 如下表所示 则该计算机的指令平均时钟数为 4 该计算机的运算速度约为 5 MIPS 指令类型 指令数目 条 每条指令需时钟数 4 A 1 85 B 1 93 C 2 36 D 3 75 5 A 106 7 B 169 5 C 207 3 D 216 2 某计算机指令字长为 16 位 指令有双操作数 单操作数和无操 作数 3 种格式 每个操作数字段均用 6 位二进制表示 该指令系统 共 有 m 条 m 16 双操作数指令 并存在无操作数指令 若采用 扩展操作码技术 那么最多还可设计出 6 条单操作数指令 A 26 B 24 m 26 1 C 24 m 26 D 24 m 26 1 2007 年下半年 软件设计师 上午试卷 在指令系统的各种寻址方式中 获取操作数最快的方式是 1 若操作数的地址包含在指令中 则属于 2 方式 1 A 直接寻址 B 立即寻址 C 寄存器寻址 D 间接寻址 2 A 直接寻址 B 立即寻址 C 寄存器寻址 D 间接寻址 系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标 对于一个持续处理业务的系统而言 3 表明其性能越好 A 响应时间越短 作业吞吐量越小 B 响应时间越短 作业吞吐量越 大 C 响应时间越长 作业吞吐量越大 D 响应时间不会影响作业吞吐量 若每一条指令都可以分解为取指 分析和执行三步 己知取指时 间 t 取指 4 t 分析时间 t 分析 3 t 执行时间 t 执行 5 t 如果按串行方式执行完 100 条指令需要 4 t 如果按照流水方 式执行 执行完 100 条指令需要 5 t 4 A 1190 B 1195 C 1200 D 1205 5 A 504 B 507 C 508 D 510 若内存地址区间为 4000H 43FFH 每个存贮单元可存储 16 位二 进制数 该内存区域用 4 片存储器芯片构成 则构成该内存所用的 存储器芯片的容量是 6 A 512 16bit B 256 8bit C 256 16bit D 1024 8bit 页式存储系统的逻辑地址是由页号和页内地址两