计算机组成原理A1

1 一 填空 一 填空 20 分 每空分 每空 1 分 分 1 数字计算机的硬件主要由 运算器 存储器 控制器 输入设备 及 输出设备 等部分组成 2 目前在计算机系统中 通常采用三级存储结构 即使用 Cache 主存 辅存 3 操作数在寄存器中的寻址方式为 寄存器寻址 操作数地址在寄存器中的寻址方式为 寄存器间接寻址 操作数 在指令中的寻址方式为 立即寻址 操作数地址在指令中的寻址方式为 直接寻址 4 从功能上可将总线分为 数据总线 地址总线 控制总线 5 DMA 传送过程可分为三个阶段 这三个阶段是 传送前预处理 数据传送 传送后处理 6 运算部件通常包括两种类型的运算器 这两种类型的运算器是 定点运算器 浮点运算器 二 单项选择 二 单项选择 15 分 分 1 运算器的主要功能是进行 C 算术运算与逻辑运算 2 运算器虽有许多部件组成 但核心部件是 B ALU 单元 3 存储器是计算机中的记忆设备 主要用来 D 存放数据和程序 4 某计算机的字长为 32 位 其主存容量是 64MB 若按字编址 则其寻址范围为 C 0 16M 5 在主存储器和 CPU 之间增加 Cache 的目的是 A 解决 CPU 和主存之间的速度匹配问题 6 指令周期是指 D CPU 从主存取出一条指令加上执行这条指令的时间 7 在微程序控制的计算机中 机器指令与微指令的关系是 B 每一条机器指令由一段用微指令编成的微程序来解释执 行 8 在微程序控制的计算机中 控制存储器是用来存放 D 微程序 9 CPU 响应中断的时间是在 D 一条指令执行完毕 10 中断处理过程是由 C 软件和硬件 来完成的 11 在三种集中式总线仲裁方式中 B 独立请求 方式响应时间最快 12 在 DMA 传送的三个阶段中 DMAC 负责 B 数据传送 阶段的工作 13 在 DMA 的三种工作方式中 传送同样多的数据 A 停止 CPU 访内 方式速度最快 14 通道可以执行通道程序 其通道程序是由 B 通道指令 组成 15 在三种通道类型中 C 字节多路通道 是以字节交叉方式传送数据的 三 简答题 三 简答题 20 分 每题分 每题 5 分 分 1 控制器的基本功能是什么 它是由哪些基本功能部件组成的 答 控制器的基本功能就是控制程序的正确执行 即按照指令序列逐条进行取指令 分析并执行指令的工作 控制器的 基本组成包括程序计数器 PC 指令寄存器 IR 指令译码器 ID 脉冲源及启停线路 时序信号产生部件和操作 控制信号产生部件 2 什么是程序中断方式 说明其工作过程 答 程序中断方式是采用中断方式实现主机与外设之间的数据传送 2 分 其工作过程是 CPU 启动外设后 不需要 查询等待而是继续执行主程序 当外设工作完成后 就向 CPU 发中断请求 CPU 接到中断请求后 在响应条件满足时 就响应中断请求 由 CPU 执行中断服务程序来完成外设与主机间的一次数据传送 完成数据传送后 CPU 又继续执行 主程序 3 什么是指令系统 一条机器指令包括哪两部分内容 答 一台计算机中所有机器指令的集合 称为这台计算机的指令系统 一条机器指令包括操作码和地址码两部分内容 4 在采用微程序控制的计算机中 机器指令与微指令的关系是什么 机器指令与微指令分别放在什么存储器中 答 一条机器指令对应一个由若干条微指令序列组成的微程序 一条机器指令所完成的操作是由若干条微指令来解释和 执行的 机器指令存放在主存中 1 分 微指令存放在控制存储器中 四 四 10 分 分 某磁盘组有六片磁盘 每片有两个记录面 盘组的最上和最下两个记录面不用 每个记录面存储区域内直径为 5 英寸 外直径为 8 英寸 道密度为 1500 道 英寸 内层位密度为 64000 位 英寸 转速为 7200 转 分 问 共有多少个柱面 盘组的总存储容量是多少 数据传输率是多少 平均等待时间是多少 假设每道有 72 个扇区 试给出盘组地址格式 解 1 柱面数 8 5 2 1500 2250 个 2 总存储容量 5 3 14 64000 2250 10 位 2 63 GB 3 数据传输率 5 3 14 64000 7200 60 14 37 MB S 4 平均等待时间 60 7200 2 秒 4 17 mS 5 22 19 18 7 6 0 2 盘面号磁道号扇区号 五 五 已知某计算机采用微程序控制方式 控存容量为 1K 64 位 微程序可在整个控存中实现转移 控制微程序转移的 条件有五个 微指令的顺序控制字段采用多路转移方式 要求 1 说明微指令的三个字段分别为多少位 2 说明在顺 序执行与非顺序执行时 后继地址分别是怎样得到的 解 1 操作控制字段为 49 或 51 位 判别测试字段为 5 或 3 位 微地址字段为 10 位 2 分 2 顺序执行时 后继地址由微地址字段给出 非顺序执行时 后继地址通过修改微地址中的若干位得到 六 六 某 CPU 执行一段程序时 cache 完成存取的次数为 2000 次 主存完成存取的次数为 100 次 已知 cache 的存取周期 为 40ns 主存的存取周期为 200ns 试求 Cache 的命中率是多少 Cache 主存系统的平均访问时间是多少 Cache 主 存系统的效率是多少 解 1 命中率 2000 2000 100 95 24 2 平均访问时间 95 24 40 1 95 24 200 47 62 nS 3 Cache 主存系统的效率 40 47 62 84 2 分 七 七 已知某机器配有一个 8K 8 的 ROM 区及一个 16K 8 的 RAM 区 ROM 区的起始地址为 0000H RAM 区的起始地址为 8000H CPU 地址总线为 A15 A0 数据总线为 D7 D0 与存储器访问有关的信号为 R W 及 MREQ 存储器访问 假设可用 的 ROM 芯片为 8K 8 其芯片除地址及数据端外 还有一片选端 CS 可用的 RAM 芯片为 8K 8 其芯片除地址及数据端 外 还有一片选端 CS 及写信号端 WE 现要求 需 ROM 及 RAM 芯片各多少 给出 ROM 区及 RAM 区的地址范围 用 16 进制 数表示 画出该存储器的逻辑图 应包括与 CPU 的连接 解 1 需 ROM 芯片 1 片 2 分 RAM 芯片 2 片 2 ROM 区的地址范围为 0000H 1FFFH RAM 区的地址范围为 8000H BFFFH 2 分 CPU A13 A14 A15 A0 A12 D0 D7 R W MREQ CE CS WE CS CS WE 译 码 器 RAM 8K 8 RAM 8K 8 ROM 8K 8 000 100 101 八 八 一个 4 段的双输入端规格化浮点加法流水线 每段经过的时间为 10ns 输出可直接返回输入或将结果暂存于缓冲区中 现 要计算 要求画出时空图 并指出最少需经过多长时间就能求出结果 解 时空图如下 10 1i iA 3 时间 空间 加数 加数 A1 A4 A3 A6 A5 A8 A7 Z 5432176 1 1 1 2 2 2 3 3 3 4 4 4 5 5 5 6 6 6 7 7 7