半导体器件物理II必背公式+考点摘要

半二复习笔记 1 1MOS 结构 1 1 费米势 禁带中心能级费米势 禁带中心能级 EFi EFi 与费米能级与费米能级 EF EF 之差的电势表示之差的电势表示 2 表面势 半导体表面电势与体内电势之差 体内表面势 半导体表面电势与体内电势之差 体内 EFiEFi 和表面和表面 EFiEFi 之差的电势表示之差的电势表示 3 金半功函数差金半功函数差 4 P P 沟道阈值电压沟道阈值电压 注 意 faifn 是个负值 1 3 MOS 原理 1 1 MOSFETMOSFET 非饱和区非饱和区 IVIV 公式公式 2 2 跨导定义 跨导定义 VDSVDS 一定时 漏电流一定时 漏电流 IDID 随随 VGSVGS 变化率 反映了变化率 反映了 VGSVGS 对对 IDID 的控制能力的控制能力 3 3 提高饱和区跨导途径提高饱和区跨导途径 4 4 衬底偏置电压衬底偏置电压 VSB 0VSB 0 其影响 其影响 5 5 背栅定义 背栅定义 衬底能起到栅极的作用 VSB 变化 使耗尽层宽度变化 耗尽层电荷变 化 若 VGS 不变 则反型沟道电荷变化 漏电流变化 1 4 频率特性 1 1 MOSFETMOSFET 频率限制因素 频率限制因素 沟道载流子的沟道运输时间 通常不是主要的限制因素 栅电容充放电需要时间 2 2 截止频率截止频率 器件电流增益为 1 时的频率 高频等效模型如下 栅极总电容 CG 看题目所给条件 若为理想 CgdT 为 0 CgsT 约等于 Cox 即 CG Cox 非理想情况即栅源 栅漏之间有交叠 产生寄生电容 CgdT 的 L 为交叠部分长 度 CgsT 的 L 为 L 交叠部分长度 CgsT Cgs Cgsp 3 3 提高截止频率途径提高截止频率途径 1 5 CMOS 1 1 开关特性开关特性 2 2 闩锁效应过程闩锁效应过程 2 1 非理想效应 1 1 MOSFETMOSFET 亚阈特性亚阈特性 亚阈值电流 弱反型态 势垒较低 电子有一定几率越过势垒 形成亚阈值电 流 关系式 注 若 VDS 4 kT e 最后括号部分 1 IDsub 近似与 VDS 无关 亚阈值摆幅 S 漏电流减小一个数量级所需的栅压变化量 S 是量化 MOS 管能 否随栅压快速关断的参数 快速关断 电流降低到 Ioff 所需 VGS 变化量小 因此 S 越小越好 亚阈特性的影响 开关特性变差 VGS 0 时不能理想关断 静态功耗增加 措施 提高关断 待机状态下器件的阈值电压 VT 如通过衬底和源之间加反偏 压 使 VT 增加 减小亚阈值摆幅 2 2 沟长调制效应 沟长调制效应 VDS VDS ID ID 机理 理想长沟 L L 导电沟道区的等效电阻近似不变 饱和区电流饱和 实际器件 短沟 L L 导电沟道区的等效电阻减小 ID 增加 夹断区长度 修正后的漏源电流 影响因素 衬底掺杂浓度 N 越小 L 的绝对值越大 沟道长度调制效应越显著 沟道长度 L 越小 L 的相对值越大 沟道长度调制效应越显著 3 3 迁移率变化迁移率变化 概念 MOSFET 载流子的迁移率理想情况下 近似为常数 实际受沟道内电场 的影响 迁移率非常数 VGS 垂直电场 漂移运动的电子更接近于氧化层和半导体的 界面 表面散射增强 载流子的表面迁移率 下降 影响 漏电流 跨导随栅压增加而增加的趋势减缓 4 4 速度饱和速度饱和 概念 E 较低时 为常数 半导体载流子漂移速度 v 与沟道方向电场 E 正比 E 较高时 达到一临界电场 EC 时 载流子漂移速度 v 将达到饱和速度 vSat 使载流子的 下降 影响 使电流饱和 原因 易发生情况 短沟器件 U 大 L 小 E 大 易达到饱和 Ec 考虑速度饱和后的饱和漏源电流 跨导 与偏压 沟长无关 截止频率 与偏压无关 5 5 弹道输运弹道输运 特点 沟道长度 L0 1 m 大于散射平均自由程 载流子从源到漏运 动需经过多次散射 因经历多次散射 载流子运动速度用平均漂移速度表征 2 2 按比例缩小 按比例缩小的参数 器件尺寸参数 L tox W xj k 倍 掺杂浓度 Na Nd 1 k 倍 电压 V k 倍 电场 E 1 倍 耗尽区宽度 Xd k 倍 电阻 R 与 L W 成正比 1 倍 总栅电容 与 WL tox 成正比 k 倍 漏电流 I 与 WV L 成正比 k 倍 2 3 阈值电压调整 1 1 短沟道效应 短沟道效应 L L VT VT 概念 随着沟长 L 变短 栅压 VG 可控空间电荷区仅仅为下方梯形 可控耗尽 层电荷占耗尽层越来越少 使得可控 Qsd 变小 VT 下降 影响因素 a L VTN b Na VTN c VDS 0 漏衬 n p 反偏压 Qsd VTN d VSB VTN VT 绝对值更大 使 VT 整体减小 2 2 窄沟道效应 窄沟道效应 W W VT VT 概念 表面耗尽层在宽度方向将存在横向展宽现象 VGS 作用下要产生中间矩形 和两侧的耗尽层电荷 W 越小 相同偏压 VG 下能用来控制下方矩形部分的电压 V 越少 VT 随 W 的 而增大 3 3 离子注入调整离子注入调整 原理 通过离子注入技术向沟道区注入杂质 a p 型衬底表面注入受主杂质 如 B 半导体表面净掺杂浓度 Na Q SDmax 表面更难以反型 VT b p 型衬底表面注入施主杂质 如 P 半导体表面净掺杂浓度 Na Q SDmax 表面更容易反型 VT 离子注入关系 P 型衬底加入受主杂质 2 4 击穿特性 1 1 栅氧化层击穿栅氧化层击穿 概念 VGS 氧化层电场强度 Eox 临界电场强度 EB 氧化层发生介电击穿 栅衬短路 栅电流产生 影响因素 静电使栅两侧出现电荷积累 易产生强电场使之击穿 措施 a 设计和使用做好防静电措施 b 进行电路设计 2 2 漏衬漏衬 pnpn 结雪崩击穿 沟道未形成 结雪崩击穿 沟道未形成 概念 结反偏压 VDS 大到一临界值 BVDS 发生雪崩击穿 雪崩击穿 载流子从大 E 获得大能量 与晶格原子碰撞 共价键断裂 产生 电子空穴对 产生的电子空穴也会从 E 获得能量 继续碰撞 产生大量的电子被漏极收集 加入 ID 发生击穿 产生的空穴注入衬底 产生 Isub 影响因素 a 击穿电压 BVnp 其为轻掺杂侧掺杂浓度 Na 的函数 b MOSFET 漏衬 PN 结的 BVDSVTVGS VT 概念 发自 S 端的载流子 形成电流 IS 进入沟道区 受沟道 E 的加速 在 D 端附近发生雪崩倍增 产生的电子被漏极收集 加入 ID 产生的空穴注入衬底 产生 Isub 影响因素 a VDS 越大 E 越强 越容易诱发倍增 b VGS 越大 沟道载流子数越多 倍增越快 BVDS 越小 4 4 寄生晶体管击穿 雪崩击穿正反馈 寄生晶体管击穿 雪崩击穿正反馈 概念 前提 MOSFET 存在寄生的双极型晶体管 雪崩击穿 存在衬底电流 Isub 同时 Rsub 不为零 寄生晶体管基极电势增高 使源衬结正偏 电子由重掺源区扩散至衬底 一部分电子加入 ID 使 ID 雪崩击穿加剧 正反馈 易发生情况 短沟高阻衬底的 MOSFET a 短沟 基区较窄 注入沟道区的电子易被漏极收集 同时漏结附近的 E 较 强 倍增效应强 b 高阻 Rsub 大 措施 重掺衬底 5 5 源漏穿通效应 短沟器件 源漏穿通效应 短沟器件 概念 漏衬结的空间电荷区扩展至和源衬结空间电荷区相接 导致源端和源漏 之间半导体的势垒高度降低 电子跨越势垒高度由源区注入到源漏之间半导体区的几率增 加 影响 a VGS 0 时 源和沟道区势垒高度被拉更低 源区电子注入到沟道区数 量增多 亚阈值电流增加 b VDS 源和沟道区势垒高度降低 ID 指数 栅压控制器件 ID 能 力下降 易发生情况 短沟高阻衬底的 MOSFET 措施 增大栅氧下方会发生穿通效应的衬底浓度 NB 增大 VSB 6 6 LDDLDD 结构的结构的 MOSFETMOSFET 定义 轻掺杂漏结构 Lightly Doped Drain 概念 在沟道的漏端及源端增加低掺杂区 降低沟道端口处的掺杂浓度及掺杂 浓度的分布梯度 作用 降低沟道中漏附近的电场 提高器件的击穿电压 2 5 辐射效应与热载流子效应 1 1 辐射效应辐射效应 概念 x 射线 射线等离化辐射将 SiO2 中的电子 空穴对打开 同时产生自 由电子和自由空穴 影响 a 产生氧化层电荷 b 产生界面态 c 辐射总剂量越大 曲线斜率小 亚阈值摆幅增大 2 2 热载流子效应热载流子效应 热载流子定义 热载流子有效温度 Te 高 若环境温度为 T 则平均能量 kTe 大于晶格能量 kT 的载流子 MOSFET 的热载流子 从 VDS 产生的 E 获得能量 影响 a 热载流子 能量高 越过 Si SiO2 界面势垒注入到 SiO2 层中 被氧化层陷 阱俘获 氧化层电荷变化 b 热载流子越过界面 会打开 Si O 键 产生界面态 使界面陷阱电荷变化 c 表面散射增强 使迁移率下降 d 被栅极收集 形成栅电流 特点 是连续过程 易发生于短沟器件 措施 采用轻掺杂漏结构 LDD 原因 漏区掺杂浓度较低且分布梯度较缓 电力线不易集中 沟道中漏附近 的电场降低 减缓热载流子的产生 减缓雪崩击穿效应 寄生双极晶体管击穿效应 3 1 JFET 场效应管与 MESFET 1 MESFET 基本结构 2 肖特基二极管特点 反向饱和电流数量级更高 多子器件 无扩散电容无少子存储效应 开关特性好 3 2 JFET 理想直流特性 1 内建夹断电压 Vp0 沟道夹断时栅结总压降 Vp0 0 2 夹断电压 Vp 沟道夹断时的栅源电压 根据沟道类型可正可负 3 直流特性 近似公式 IDSS 为 VGS 0 时的沟 道漏电流 阈电流 为 JFET 在 VGS Vbi 均为 0 时 的最大漏电流 无空间电荷区 注意上式和 Nd 有关 即漏电流与掺杂浓度成正相关 因此跨导 gm 也与掺杂浓度 正相关 3 3 JFET 等效电路和频率限制 1 提高 fT 的方法 减小栅长 降低栅电容 增加跨导 提高迁移率 2 二维电子气 2DEG 指在两