电子科大罗萍模拟集成电路期末试题3.doc_第1页
电子科大罗萍模拟集成电路期末试题3.doc_第2页
电子科大罗萍模拟集成电路期末试题3.doc_第3页
电子科大罗萍模拟集成电路期末试题3.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

学院 系别 姓名 学号 密封线以内答题无效电子科技大学二零零 四 至二零零 五 学年第 二 学期期 中 微电子电路设计课程考试题（ 120 分钟） 考试形式： 闭卷 考试日期 2005年 5 月 日一二三四五六七八九十总分评卷教师1. Identify the source, drain, gate and bulk terminals, and find the current I in the transistors in the following Figure. Assume ，VTN=0.75V. (16pts) (problem4.3)Solution: (a) (b) 2. Design the bias circuit in the following figure to give the Q-point of and if the transistor current gain is and .What is the Q-point if the current gain of the transistor is actually 40? (15 pts) ( problem 5.62 ) Solution: 3. Find VOH, VOL and the power dissipation (for vo=VOL) for the logic inverter with the saturated load in the following figure. Assume, and ，. (16 pts) (Problem7.12m) Solution: , Checking: 4. Design a CMOS logic gate that implements the logic function based on the CMOS inverter. Select the transistor sizes with the same delay as that of the reference inverter whose ,. ( 20 pts).Solution: 5. Find the poles and zeros of the following transfer function, and draw its asymptote Bode plot of the magnitude. (17pts)Solution：Zeros: sz1=0, s z2=-50Poles: s=-10, s=-200, s=-1000, s=-1000, s=-10000 6. Draw the output voltage waveform for the circuit in the following figure for th
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论