与单片机有关的硬件基本知识long.ppt

与单片机有关的硬件基本知识 1 单片机硬件的基本术语2 时序逻辑电路的基本概念 祝同学们身体健康 学业有成 单片机硬件的基本术语 1 寄存器 暂存器 锁存器 缓冲器 驱动器 移位器 译码器 指令译码器 微操作 2 寄存器的位 位地址 单元 单元地址 地址区 数据线 地址线 选通 寻址 数据指针 程序指针 片内 片外 原理图的宽箭头 单线箭头 总线 单向 双向 3 晶振 振荡器 时钟 电平 脉冲 时序 时序图 时序图波形的含义 波形名称的写法 4 接口 I O 并行 口 串行 口 全双工 半双工 单工 波特率 5 上拉电阻 漏极开路 中断的断点 复位 时序逻辑电路的结构及特点时序逻辑电路 任何一个时刻的输出状态不仅取决于当时的输入信号 还与电路的原状态有关 它是由组合门电路和记忆元件 或反馈支路 共同构成的 时序电路的特点 1 含有具有记忆元件 最常用的是触发器 2 具有反馈通道 常见的时序逻辑电路有计数器 寄存器和序列信号发生器等 时序逻辑电路的基本概念 时序逻辑电路框图 组合逻辑电路 逻辑式 F A B 逻辑式 逻辑式 非门 或门 与非门 脉冲宽度tP 前后沿之间的时间间隔 正脉冲 负脉冲 脉冲幅度A 脉冲变化最大值 A 脉冲周期T 脉冲频率f f 1 T 脉冲前沿 正脉冲的上升沿或负脉冲的下降沿 脉冲后沿 正脉冲的下降沿或负脉冲的上升沿 前沿 后沿 脉冲信号 概述 触发器输出有两种可能的状态 0 1 输出状态不只与现时的输入有关 还与原来的输出状态有关 触发器是有记忆功能的逻辑部件 按功能分类 R S触发器 D型触发器 JK触发器 T触发器等 触发器 两个与非门或两个或非门交叉耦合构成 反馈 基本RS触发器1 用与非门构成 用或非门构成 反馈线 基本RS触发器2 输入RD 0 SD 1时 若原状态 1 1 0 0 1 0 1 0 输出仍保持 状态1 输入RD 0 SD 1时 若原状态 0 1 1 1 1 0 1 0 输出变为 状态2 输入RD 1 SD 0时 若原状态 1 0 1 0 1 0 1 1 输出变为 状态3 输入RD 1 SD 0时 若原状态 0 0 1 1 0 1 0 1 输出保持 状态4 输入RD 1 SD 1时 若原状态 1 0 1 1 1 0 0 1 输出保持原状态 状态5 输入RD 1 SD 1时 若原状态 1 1 0 1 1 0 输出保持原状态 状态6 输入RD 0 SD 0时 输出全是1 但当RD SD 0同时变为1时 翻转快的门输出变为0 另一个不得翻转 状态7 基本触发器的功能表 约束条件 1 触发器是双稳态器件 只要令RD SD 1 触发器即保持原态 稳态情况下 两输出互补 一般定义Q为触发器的状态 2 在控制端加入脉冲 可以使触发器状态变化 SD端加入负脉冲 使Q 1 SD称为 置位 或 置一 端 RD端加入正脉冲 使Q 0 RD称为 复位 或 清0 端 总结 R S Q 置1 置0 置1 置1 置1 保持 不允许 基本触发器波形图 时序图 同步 可控 RS触发器 可控 的含义 由时钟脉冲 ClockPuls 决定R S能否对输出端起控制作用 直接清零端 直接置位端 Ret 逻辑符号 这根红颜色的线还表示一重含义 即 只有在时钟CP 1时 它才表现出应有的逻辑功能 如果CP 0 输出端Q则保持原状态 高电平有效 同步RS触发器符号 前提 在CP 1时才有 011 100 11禁止 00保持 Qn 1为CP到来以后触发器的状态 同步RS触发器的功能表 同步RS触发器的时序 CPDQQ 的区域是修改有效区 同步触发器的触发方式为电平触发式 同步触发器的共同缺点是存在空翻 时钟脉冲CP作用期间 输入信号发生多次变化时 触发器输出状态也相应发生多次变化的现象称为空翻 空翻可导致电路工作失控 同步触发器的特点 Master SlaveFlip Flop Edge TriggeredFlip Flop 无空翻触发器的类型和工作特点 工作特点 CP 1期间 主触发器接收输入信号 CP 0期间 主触发器保持CP下降沿之前状态不变 而从触发器接受主触发器状态 因此 主从触发器的状态只能在CP下降沿时刻翻转 详见链接 这种触发方式称为主从触发式 工作特点 只能在CP上升沿 或下降沿 时刻接收输入信号 因此 电路状态只能在CP上升沿 或下降沿 时刻翻转 这种触发方式称为边沿触发式 无空翻触发器 主从触发器 边沿触发器 只能在CP边沿时刻翻转 因此都克服了空翻 可靠性和抗干扰能力强 应用范围广 相同处 电路结构和工作原理不同 因此电路功能不同 为保证电路正常工作 要求主从JK触发器的J和K信号在CP 1期间保持不变 而边沿触发器没有这种限制 其功能较完善 因此应用更广 相异处 主从触发器和边沿触发器有何异同 给主从触发器提供反相的时钟信号 使它们在不同的时段交替工作 表示时钟触发沿为下降沿 Q Q从 主从RS触发器电路 符号和工作原理 D触发器 1 组成 一种边沿触发方式触发器 一种边沿触发方式触发器 2 功能表与波形 Ref 无空翻触发器的学习重点是根据逻辑符号识别其功能 理解其应用 下面介绍常用无空翻触发器的符号及其应用注意事项 常用无空翻触发器及其符号 主从触发器 边沿触发器 1 触发器和门电路是构成数字系统的基本逻辑单元 前者具有记忆功能 用于构成时序逻辑电路 后者没有记忆功能 用于构成组合逻辑电路 2 触发器有两个基本特性 有两个稳定状态 在外信号作用下 两个稳定状态可相互转换 没有外信号作用时 保持原状态不变 因此 触发器具有记忆功能 常用来保存二进制信息 注 一个触发器可存储1位二进制码 存储n位二进制码则需用n个触发器 构成存贮器 触发器小结 3 触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系 其描述方法主要有特性表 特性方程 驱动表 状态转换图和波形图 又称时序图 等 4 触发器根据逻辑功能不同分为 Qn 1 D Qn 1 S RQnRS 0 约束条件 只有CP输入端 无数据输入端 来一个CP翻转一次 Qn 1 Qn 触发器小结 续 触发器小结 续 根据触发方式不同分为 基本RS触发器是构成各种触发器的基础 它的输出受输入信号直接控制 不能定时控制 常用作集成触发器的辅助输入端 用于直接置0或直接置1 使用时须注意弄清它的有效电平 并满足约束条件 基本RS触发器 同步触发器 主从触发器和边沿触发器 触发器小结 续 根据是否受时钟控制分为 5 不同触发方式的工作特点 正电平触发式触发器的状态在CP 1期间翻转 在CP 0期间保持不变 电平触发式触发器的缺点是存在空翻现象 通常只能用于数据锁存 主从触发器由分别工作在时钟脉冲CP不同时段的主触发器和从触发器构成 通常只能在CP下降沿时刻状态发生翻转 而在CP其它时刻保持状态不变 它虽然克服了空翻 但对输入信号仍有限制 触发器小结 续 6 分析触发器时应弄清楚触发器的功能 触发方式和触发沿 或触发电平 并弄清楚异步输入端是否加上了有效电平 边沿触发器只能在CP上升沿 或下降沿 时刻接收输入信号 其状态只能在CP上升沿 或下降沿 时刻发生翻转 它应用范围广 可靠性高 抗干扰能力强 触发器小结 续 8 描述时序逻辑电路逻辑功能的方法有状态转换真值表状态转换图和时序图等 9 时序逻辑电路的分析步骤一般为 逻辑图 时钟方程 异步 驱动方程 输出方程 状态方程 状态转换真值表 状态转换图和时序图 逻辑功能 7 时序逻辑电路的特点 任一时刻输出状态不仅取决于当时的输入信号 还与电路的原状态有关 因此时序电路中必须含有存储器件 10 寄存器也是一种常用的时序逻辑器件 寄存器分为数码寄存器和移位寄存器两种 触发器小结 续 触发器的应用 触发器由门电路构成 因此 门电路的应用注意事项在这里多适用 例如 TTL触发器的输入端悬空相当于输入高电平 而CMOS触发器的输入端不允许悬空 应用注意 实际工作中 应根据需要选定触发器的功能和触发方式 例如 同步触发器通常只用于数据锁存 构成计数器 移位寄存器时一般要用边沿触发器 寄存器 存储二进制数据或者代码 移位寄存器 不但可存放数码 还能对数据进行移位操作 移位寄存器有单向移位寄存器和双向移位寄存器 用移位寄存器可方便地组成环形计数器 扭环形计数器和顺序脉冲发生器 集成移位寄存器使用方便 功能全 输入输出方式灵活 寄存器和移位寄存器 寄存器 1 寄存器是计算机的一个重要部件 用于暂存数据 指令等 它由触发器和一些控制门组成 在寄存器中 常用的是正边沿触发D触发器和锁存器 QQRDDCP 1Q1Q 1D QQRDDCP 2Q2Q 2D QQRDDCP 3Q3Q 3D QQRDDCP 4Q4Q 4D CKRD 数据寄存器又称数据缓冲储存器或数据锁存器 其功能是接受 存储和输出数据 主要由触发器和控制门组成 n个触发器可以储存n位二进制数据 数据寄存器 接受寄存数据只需一拍即可 无须先进行清零 当接收脉冲CP有效时 输入数据D3D2D1D0直接存入触发器 数据寄存器结构图1 数据寄存器结构 在接收存放输入数据时 需要两拍才能完成 第一拍 在接收数据前 送入清零负脉冲至触发器的置零端输入端 使触发器输出为零 完成输出清零功能 第二拍 触发器清零之后 当接收脉冲为高电平 1 有效时 输入数据D2D1D0 经与非门送至对应触发器而寄存下来 在第二拍完成接收数据任务 数据寄存器结构2说明 移位寄存器除了接受 存储 输出数据以外 同时还能将其中寄存的数据按一定方向进行移动 移位寄存器有单向和双向移位寄存器之分 移位寄存器 移位寄存器 串行输入 平行 串行输出 左移 单向 移位寄存器 双向移位寄存器 主存储器的基本操作 CPU AR DR 读 写准备好地址数据主存储器 地址总线数据总线控制总线 读 写 主存储器的两个基本操作 读 和 写 读是从存储器中取出数据 写是将数据放入存储器 完成这两个操作 依赖CPU中的地址寄存器 AR 和数据寄存器 DR 工作过程如图所示 读 写存储器 即随机存储器 RAM 半导体读 写存储器分为 静态存储器和动态存储器 前者利用双稳态触发器来保存信息 只要不断电 信息是不会丢失的 动态存储器用MOS电容存储电荷来保存信息 使用时需不断给电容充电才能使信息保持 静态存储器集成度低 但功耗较大 动态存储器的集成度高 功耗小 它主要用于大容量存储器 主存储器的逻辑组成 保持1 0的触发器电路 1000H1001H1002H1003H1004H1005H 地址内容 存储单元 静态存储器 SRAM 1 1 存储单元和存储器 T1 T2 T6 T4 T3 T5 位线1 位线2 字选择线 即每个双稳态1位存储单元 VDD VGG Vss 静态存储器 SRAM 2 1K个双稳态存储单元 用矩阵译码 每个交叉点选择一个存储单元 32根列选择线 32根行选择线 共有32 32 1024个交叉点 5 32译码器 532译码器 存储器地址 A4 A0 A9 A5 012 31 012 31 1位存储单元 静态存储器 SRAM 3 行选择线 列选择线 T7 T8 译码器和数字显示 译码是将代码的组合译成一个特定的输出信号 二进制译码器 例 三位二进制译码器 输出高电平有效 状态表 写出逻辑表达式 逻辑图 谢谢大家 数制转换 十进制 非十进制 非十进制 十进制 二进制 八 十六进制 八 十六进制 二进制 十进制与非十进制间的转换 非十进制间的转换 返回 整数部分的转换 十进制转换成二进制 除基取余法 用目标数制的基数 R 2 去除十进制数 第一次相除所得余数为目的数的最低位K0 将所得商再除以基数 反复执行上述过程 直到商为 0 所得余数为目的数的最高位Kn 1 例 81 10 2 得 81 10 1010001 2 40 20 10 5 2 0 1 K0 0 K1 0 K2 0 K3 1 K4 0 K5 1 K6 1 返回 小数部分的转换 十进制转换成二进制 乘基取整法 小数乘以目标数制的基数 R 2 第一次相乘结果的整数部分为目的数的最高位K 1 将其小数部分再乘基数依次记下整数部分 反复进行下去 直到小数部分为 0 或满足要求的精度为止 即根据设备字长限制 取有限位的近似值 例 0 65 10 2要求精度为小数五位 0 65 K 1 0 3 K 2 0 6 K 3 0 2 K 4 0 4 K 5 0 8 由此得 0 65 10 0 10100 2 综合得 81 65 10 1010001 10100 2 返回 如2 5 只要求到小数点后第五位 十进制 二进制 八进制 十六进制 非十进制转成十进制 方法 例 返回 返回 非十进制间的转换 二进制与八进制间的转换 从小数点开始 将二进制数的整数和小数部分每三位分为一组 不足三位的分别在整数的最高位前和小数的最低位后加 0 补足 然后每组用等值的八进制码替代 即得目的数 例8 11010111 0100111B Q 11010111 0100111B 327 234Q 11010111 0100111 小数点为界 0 00 7 2 3 2 3 4 静态存储器 SRAM 4 1K 1静态存储器框图 X地址译码器 字驱动器 32 32存储矩阵 控制电路 读 写电路 Y地址译码 0 31 0 31 A0 A4 A5 A9 WECS DINDOUT TTL与非门的基本组成 输入级 输出级 中间级 T1 多发射极晶体管 实现 与 运算 TTL与非门的结构说明 非 与非门 输出级 与 TTL与非门的结构说明 续 1 任一输入为低电平