计算机组成原理课后作业答案(包健第二版)完整

P156 4 1 X 0 1101Y 0 0110 设机器数长度为 8 位 X 补 0 1101000 X 补 1 0011000 2X 补 溢出 2X 补 溢出 X 2 补 0 0110100 X 2 补 1 1001100 Y 补 1 1010000 Y 补 0 0110000 2Y 补 1 0100000 2Y 补 0 1100000 Y 2 补 1 1101000 Y 2 补 0 0011000 Y 4 补 0 0001100 P156 2 1 2 P156 4 4 6 1 原码恢复余数算法 6 1 原码加减交替算法 6 2 原码恢复余数算法 6 2 原码加减交替算法 P156 4 8 阶码 5 位补码 尾数 6 位补码 1 X 1 625 1 101B Y 5 25 101 01B X Y X Y 1 对阶同上 2 尾数相减 11 1100110 11 01011 EX Y 补 11 0010010 3 结果不需规格化 4 舍入处理 EX Y 补 1 00101 X Y 0 0011 1 00101 P108 9 1 阶码 5 位移码 尾数 6 位补码 1 X 5 25 101 01B Y 1 625 1 101B X Y 9 1 X Y 9 2 X Y 9 2 X Y 存储体系存储体系 P225 2 1 片64164 116 1664 K K 2 s ms 625 15 128 2 3 sns 64500128 P225 3 1 最大主存容量 bit16218 2 共需芯片 若采用异步刷新 则刷新信号的周期为片64164 164 16218 bitK bit s ms 625 15 128 2 3 每块 8 字节 则 Cache 容量为 即 c 9 Cache 采用 2行 9 2512 8 162 Byte bitK 路组相联映射 则 r 1 主存容量为 即 m 16 每块包含 4块 16 18 2 8 162 Byte bit 个字 每字包含 2 个字节 0标记行 0 标记行 1 1标记行 21 标记行 3 28 1标记行 29 2 标记行 29 1 字块 0 字块 1 字块 2 8 1 字块 2 8 字块 2 8 1 字块 2 9 1 字块 216 Cache 组地址 Cache主存 0 大 组 1 大 组 字块 216 1 2 8 大 组 2 8 1 主存字块标记组地址 块内字地 址 882 主存字地址 16 主存字块标记组地址 块内字地 址 882 主存字节地址 16 字内字节 地址 1 主存字地址 462EH 00 0100 01 10 0010 11 10 因此该字映射到 Cache 的第 139 组 4 分析地址 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 最小128K RAM 0000000000000000 01111111111111 1111111111111111 1110000000000000 A17A16 00 最高端8K ROM 11 11 1111 保留区 128K 的 RAM 区由SRAM 芯片构成 分为 8 组 组与组之间片1628 816 16128 bitK bitK 进行字扩展 每个组内有 2 片进行位扩展 CPU A14 A16 A15 MREQ D7 D0 2 16K 8 RAM 1 A D CS WE D CS WE 4 16K 8 RAM 3 A D CS WE D CS WE 16 16K 8 RAM 15 A D CS WE D CS WE 13 A12 A0 R W D15 D8 8 8 8 8 13 8K 16 ROMA CS 13 D 88 4 16 译码器 EN Y15Y7Y6Y 0 B A C A17 A13 A13 A13 A13 A13 D 13 P225 5 平均访问时间 1 1 1 pcmmccmmccca ttthhtthhtht 其中 ta 平均访问时间 tc Cache 的存储周期 tm 主存的存储周期 tp 磁盘的存储周期 hc Cache 的命中率 hm 主存的命中率 所以 nsnsnsnsnst nsnsnsnst a a 74482 38 418 120080 40 1080 60 1020 90 P168 6 命中率 5 97 100 1003900 3900 h 平均访问时间 nsnsnsnsnst ththt a mca 45639240 5 240 5 97 1 e tc ta 40 45 8 9 P168 7 4 路组相联映射 所以 r 2 每块 4 字 所以 b 2 每字 32 位 所以每字包含 4 字节 Cache 容量为 故 c 9行行 字节 字节 9 2512 44 8 K 主存容量为 故 m 20块块 字节 字节 20 21 44 16 M M 0标记行 0 标记行 3 1标记行 4 标记行 7 27 1标记行 29 4 标记行 29 1 字块 0 字块 1 字块 2 7 1 字块 2 7 字块 2 7 1 字块 2 7 1 字块 220 Cache 组地址 Cache主存 0 大 组 1 大 组 字块 220 1 2 7 大 组 213 1 1 Cache 共分为 2c r 29 2 128 组 2 主存字块标记组地址 块内字地 址 1372 主存字节地址 20 字内字节 地址 2 P226 8 4 路组相联映射 所以 r 2 每块 64 字 所以 b 6 Cache 容量为 故 c 7行 字 字 7 2 64 8 K 主存容量为 故 m 12块 字 字 12 2 64 256 K 0标记行 0 标记行 3 1标记行 4 标记行 7 2 5 1标记行 27 4 标记行 27 1 字块 0 字块 1 字块 2 5 1 字块 2 5 字块 2 5 1 字块 2 5 1 字块 212 Cache 组地址 Cache主存 0 大 组 1 大 组 字块 212 1 2 5 大 组 2 7 1 主存字地址 0 8447 位于主存的哪几块内呢 即主存的第 0 8447 字位于连续的 132 块内 因此这132 64 8448 字 字 44 2 132 5 余商 块 块 132 块连续分布在第 0 4 大组内 其中在第 4 大组中只有 4 块 第0大组第1大组第2大组第3大组第4大组 4块 共 32 块 CPU 第 1 次依次访 CacheCache 4行 Cache Cache CacheCache 问主存的 0 8447 字时不命中 132 次 Cache 的变化如图所示 CPU 从第 2 次开始直到第 21 次访问主存的 0 8447 字时 每轮不命中 20 次 从第 0 4 大组的前 4 块都不命中 其余都命中 Cache 的变化如图所示 Cache 第1组 的4行 第2组 的4行 第3组 的4行 第4组 的4行 Cache 第0组 的4行 第2组 的4行 第3组 的4行 第4组 的4行 Cache 第0组 的4行 第1组 的4行 第3组 的4行 第4组 的4行 Cache 第0组 的4行 第1组 的4行 第2组 的4行 第4组 的4行 第0大 组 第1大 组 第2大 组 第3大 组 第0大 组 第1大 组 第2大 组 第3大 组 第0大 组 第1大 组 第2大 组 第3大 组 第0大 组 第1大 组 第2大 组 第3大 组 Cache 第0组 的4行 第1组 的4行 第2组 的4行 第3组 的4行 第0大 组 第1大 组 第2大 组 第3大 组 Cache 第0组 的4行 第1组 的4行 第2组 的4行 第3组 的4行 第0大 组 第1大 组 第2大 组 第3大 组 第1组 的4行 第2组 的4行 第4组 的4行 第0 大 组 第1 大 组 第2 大 组 第3 大 组 第4 大 组 主存 4行 因为 10 m c t t 命中率 7 99 100 177408 176876 100 218448 2020132218448 h 设使用 Cache 比不使用 Cache 在速度上提高 x 倍 则 倍7 9 10 11 1 10 1 mm m cmc m t h t h t tthth t x 指令系统指令系统 12 地址指令 0019HOPMOD 001AHDISP 第一条转移指令 0019HJMP 001AH0006H PC 001AH 执行该 JMP 指令后 PC 001BH 0006H 0021H 第二条转移指令 0019HJMP 001AH0025H PC 001AH 执行该 JMP 指令后 PC 001BH 0025H 0040H 13 寄存器 存储器型指令是指一个操作数来自寄存器 另一个操作数来自存储器 1 指令字长 32 位 OP 6 MOD 3 REG 4 ADDR 19 直接寻址时 EA ADDR 因此主存最大存储空间为 219字 假设存储器按字编址 间接寻址时 EA ADDR 因此操作数地址存放在主存地址为 0 219 1 的单元内 假设存 储器按字编址 则 EA 应该是 32 位的地址 则主存最大存储空间为 232字 2 其实用 32 位通用寄存器做基址寄存器 类似于 80X86 机器上存储器分段管理 EA 32 位基地址 偏移地址 所以 EA 是 32 位 则主存最大存储空间为 232字 16 设某机寄存器字长 16 位 用 16 进制表示 已知 变址寄存器内容为 0004H PC 的内容为 0003H 内存中部分单元内容如下 地址 内容 地址 内容 0002H 000AH 0007H 000AH 0003H 0002H 0008H 0002H 0004H 0007H 0009H 0003H 0005H 0004H 000AH 0009H 0006H 0005H 000BH 0008H 指令为双字 长指令 格式如下 操作码 寻址方式码 寄存器号 16 位 0002H 直接地址 间接地址 立即数 相对位移量 形式地址 16 位 0007H 若当当前前指指令令 分别为下列寻址方式时 试求出操作数填入下表 寻址方式EA 操作数 直接0007H 000AH 间接000AH 0009H 立即 0007H 变址0004H 0007H 0008H 某机器字长 16 位 采用单字长指令 每个地址码 6 位 试采用操作码扩展技术 设计 14 条二地址指令 80 条一地址指令 60 条零地址指令 请给出指令编码示意图 双操作数指令格式 OP 4 位 A1 6 位 A2 6 位 14 条双操作数指令 OP 0000 OP 1101 A1 6 位 A2 6 位 单操作数指令格式 OP 10 位 A1 6 位 80 条双操作数指令 OP 1110000000 OP 1110111111 OP 1111000000 OP 1110001111 A1 6 位 无操作数指令格式 OP 16 位 60 条双操作数指令 OP 1110010000000000 OP 1110010000111011 设某 8 位计算机 除 HALT 指令外 指令均为双字长 格式如下 OP 4 位 M 2 位 Rd 2 位 A 8 位 其中 假设 PC 的内容为 22H 变址寄存器 R3 的内容为 30H 主存部分单元的内 容如下 问 CPU 启动执行指令到停机 期间执行了哪几条指令 写出每条指令的功能 寻址方式 操作数及执行结果 解 由于 PC 22H 即程序的第一条指令地址为 22H 从 22H 开始 执行到 2DH HALT 指令 为止 共五条指令 经分析 所有指令的目的操作数的寻址方式均为 寄存器寻址方式 为 R1 下面列出每条指令的功能 源操作数的寻址方式 源操作数及执 行结果 PC指令助记符寻址方式EA源操作数执行结果 22H35HMOV直接寻址20H 20H R1 22H Rd 为目的操作 数的寄存器号 编码分配如下 00 R0 01 R1 10 R2 11 R3 M 为源操作数的寻址方式 编 码分配如下 00 立即数寻址 01 直接寻址 10 相对寻址 11 变址寻址 变址寄存器为 R3 A 为源操作数的立即数 直 接地址 间接地址或偏移地址 OP 为操作码 编码分配如下 0000 ADD 0001 SUB 0010 AND 0011 MOV 0100 JMP 0101 INC 自增 1 1111 HALT 动态停 机 主存地址 内容 主存地址 内容 主存地址 内容 20H 22H 27H 02H 2EH 00H 21H 33H 28H 21H 2FH 01H 22H 35H 29H 0FH 30H 02H 23H 20H 2AH 48H 31H 03H 24H 01H 2BH 01H 32H 04H 25H 20H 2CH 55H 33H 05H 26H 1DH 2DH F0H 34H 06H 23H20H 22H 24H01H 25H20H ADD立即数 20H R1 R1 20H 42H 26H1DH 27H02H SUB变址寻址 R3 02H 32H 32H 04H R1 R1 04H 3EH 28H21H 29H0FH AND立即数 0FH R1 R1 0FH 0EH 2AH48H 2BH01H JMP相对 PC 01H 2CH 01H 2DH PC 2DH 2CH55H 2DHF0HHALT 停机 控制器控制器 6 设某机平均执行一条指令需要两次访问内存 平均需要三个机器周期 每个机器 周期包含 4 个节拍周期 若机器主频为 25MHz 试回答 1 若访问主存不需要插入等待周期 则平均执行一条指令的时间为多少 2 若每次访问内存需要插入 2 个等待节拍周期 则平均执行一条指令的时间是 又多少 解 1 MHz25 11 主频 时钟周期 s 48 0 43 时钟周期平均指令周期 2 s 64 02243 时钟周期时钟周期平均指令周期 7 设某机主频为 8MHz 每个机器周期包含 4 个节拍周期 该机平均指令执行速度为 1MIPS 试回答 1 该机的平均指令周期是多少时间 2 平均每条指令周期包含几个机器 周期 解 1 s 1 1 机器速度 平均指令周期 2 2 8 4 机器周期平均每条指令 机器周期 MHz 8 参见图 7 41 的数据通路 指令 INC R1 将 R1 寄存器的内容加 1 画出其指令周 期微程序流程图 并根据表 7 11 和表 7 12 写出每一条微指令码 解 INC R1 R1 1 R1 PC AR PC 1 RAM IR J1 R1 DA1 DA1 1 R1 BTOOTBFUNCFSS3 S0MCi空M6 M0 110111000100000000000010 011000010000000000000011 000000001100000000010000 001011000000000000000100 1000010000000000000001 9 根据图 7 41 所示的模型机结构和数据通路 写出以下指令从取址到执行的全部微操作 序列 说明各条指令需要哪几个机器周期 需要几次访问内存及完成什么操作 1 SUB A R 该指令完成 A R A 源操作数一个为寄存器寻址 目标操作 数为指令提供的内存有效地址 A 2 JMP 偏移量 该指令完成 PC 偏移量 PC 解 1 SUB A R A R A 指令为双字节格式 OP SUB Rd Addr PC AR PC 1 RAM IR J1 Rs DA2 DA1 DA2 RAM PC AR PC 1 RAM DA1 RAM AR 所以 共需要 8 个机器周期 共访存 4 次 2 JMP DISP PC DISP PC PC AR PC 1 RAM IR J1 PC DA2 DA1 DA2 PC PC AR PC 1 RAM DA1 所以 共需要 7 个机器周期 共访存 2 次 10 假设某机器主要部件有 程序计数器 PC 指令寄存器 IR 通用寄存器 R0 R3 暂存 器 DD1 和 DD2 ALU 移位器 存储器地址寄存器 MAR 及存储器 M 1 要求采用单总线结构 画出包含上述部件的逻辑框图 并注明数据流动方向 2 画出 ADD R1 R2 指令在取指和执行阶段的操作步骤流程图 R1 寄存器存放目标 操作数地址 R2 寄存器存放源操作数地址 3 写出各操作步骤所需的全部微操作命令 解 1 指指令令译译码码 M MI IC CR RO O C CO ON NT TR RO OL LL LE ER R U UN NI IT T D MEM A M W M R M ME EM M U UN NI IT T PC PC 1 PC B B PC B MARMAR IR B IR I IN NS S U UN NI IT T ALU 74LS181 DD2 B DD2 DD1 B DD1 ALU B A AL LU U U UN NI IT T R3 B R0 B R0 74LS273 B R0 R1 R2 R1 B B R1 B R2 R RE EG G U UN NI IT T R2R2 B B