智力竞赛抢答器的设计--课程设计.doc

此文档收集于网络，如有侵权，请联系网站删除移动通信方向课程设计智力竞赛抢答器的设计 此文档仅供学习与交流课程设计任务书学生姓名学生学号学生专业通信工程学生班级指导教师职 称发题日期 2017年 3月 28 日完成日期 2017年5 月 1 日设计题目设计目的：1、 了解简单多功能数字电路抢答器的组成原理2、 初步掌握数字电路抢答器的调整及测试方法，提高思考能力和实践能力 3、 了解多功能抢答器各单元电路之间的关系及相互影响4、加强对Multisim10软件熟练运用具体任务及要求：1、 用Multisim10软件仿真完成智力竞赛抢答器设计 。2、智力竞赛抢答器电路主要由抢答电路、倒计时电路、影响电路等构成。 3、 给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。 4、 抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。5、 对电路进行仿真。课程设计进度安排：序号内容安排时间1查阅文献资料，写任务书4.64.162做出需求分析，列出大纲4.174.213列出可行的方案，并讨论修改4.224.284完成初稿4.295.155修改完善论文，总结5.155.30课程设计参考文献：1 康华光 编.电子技术基础 数字部分.北京 高等教育出版社,第五版2 李士雄，丁康源编.数字集成电子技术教程.北京 高等教育出版社，20033 曹汉房，陈耀奎编.数字技术教程.北京 电子工业出版社，19954 谢自美 主编 电子线路设计实验测试 第三版华中科技大学出版社5 孙梅生等编著 电子技术基础课程设计 高等教育出版社指导教师签字院长审核签字智力竞赛抢答器的设计内容摘要：四人智力抢答器是日常生活中常见的电子产品，在电视节目中经常能看到。它的原理也比较简单，通过一个学期的数字电子技术课程的学习，能够简单地设计出来，并通过实验室的设备仿真出来。主要就是通过四D触发器74LS175为中心构成编码锁存系统，控制选手的抢答情况，再由同步十进制减计数器74LS190构成倒计时电路，再通过简单地逻辑电路将输入开关、脉冲及输出数码管、灯连接起来即可。 应用Multisim10软件对4路竞赛抢答器进行设计与仿真。关键词：74LS175、74LS190、编码锁存系统、倒计时电路、Multisim10软件Design of intelligence contest ResponderAbstract：Abstract: four intelligence responder electronic products are common in daily life, often can be seen in the TV show. Its principle is relatively simple, through the digital electronic technology course a semester of study, can be easily designed, and through the laboratory equipment simulation is mainly through four. D flip-flop 74175 as the center to form encoding latch system, control responder players, and then by synchronous decimal subtract counter 74190 countdown circuit, and then through a simple logic circuit input and output pulse switch, digital tube, lamp can be connected.The application of Multisim 10 software to the design and Simulation of the 4 race responderKey words: 7417574190, code lock system, countdown circuit, Multisim10 software目 录前 言11 设计方案2 1.1拟定以方案21.2 确定方案32 原理电路设计32.1 实现的功能要求32.2抢答电路42.3倒计时电路42.4时钟脉冲电路42.5电路显示42.6 报警电路43 硬件电路设计53.1抢答电路53.2 倒计时电路6 3.3 BCD 译码显示电路83.4脉冲产生电路93.5 报警电路114 总结14参考文献15智力竞赛抢答器的设计前 言 随着计算机与微电子技术的发展，电子设计自动化技术(Electronic Design Automation，EDA)领域已成为电子技术发展的主体。EDA是在电子CAD技术基础上发展起来的计算机软件系统，它在教学、科研、产品设计与制造等方面发挥着巨大的作用.Multisim 10是IIT公司于2007年推出EWB的最新版本。在Windows环境下，Multisim 10软件有一个完整的集成化设计环境，它将原理图的创建、电路的测试分析、结果的图表显示等全部集成到同一个电路窗口中”J。在搭建实际电路之前，采用Multisim 10仿真软件进行虚拟测试，可使实验方法和实验手段现代化，扩展实验容量，提高了实验效率，节省大量的实验资源。Multisim 10软件进行设计仿真分析的基本步骤为：设计创建仿真电路原理图；电路图选项的设置；使用仿真仪器；设定仿真分析方法；启动Multisim 10仿真陋J。 随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，因此出现了抢答器。抢答器又称为第一信号鉴别器，其主要应用于各种知识竞赛、文艺活动等场合。抢答器一般是由很多电路组成的，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更为困难，而且市面上出售的抢答器不仅价格昂贵，在中小城市也极难买到，这无疑给有意举办智力竞赛的单位带来了很大的不便。目前，传统普通抢答器主要存在以下缺陷： u 在一次抢答过程中，当出现超前违规抢答时，只能处理违规抢答信号，而对没有违规的有效抢答信号不能进行处理，因而使该次抢答过程变为无效。u 当有多个违规抢答时，普通抢答器或采用优先编码电路选择其中一个，或利用抢答电路电子元件的“竞争”选择其中一个。对于后者由于抢答电路制作完毕后电子元件被固定。各路抢答信号的“竞争”能力也被固定，因而本质上也有优先权。普通抢答器存在不公平性。 u 当有多个违规抢答时，普通抢答器只能“抓住”其中一个而出现“漏洞”。 随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。 1 设计方案1.1拟定以方案 方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。图1-1方案一主体框架方案二：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优先编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该选手的编号显示出来，并同时产生报警信号，到此完成的是抢答功能；如果没有人抢答， 9秒减计数器减到0时也会发出报警信号，此是完成计时功能。图1-2方案二主框架图1.2 确定方案相比之下，方案二更好些。它的优点表现在以下几个方面：这种方案原理比较简单。主持人对整体电路的控制只需几个门电路就可完成，不必用特别的芯片来组成控制电路；更容易实现报警提示功能，在有选手抢答后或者计时开始和结束时。既减少了布线使整个电路更直观简单，又降低了产生错误的可能性。2 原理电路设计2.1 实现的功能要求v 4 名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。v 给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。v 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 v 抢答器具有定时（9 秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续0.5 秒。参赛选手在设定时间（9 秒）内抢答有效，抢答成功，扬声器响，音响持续0.5 秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。v 如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续0.5 秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 用石英晶体振荡器产生频率为1Hz 的脉冲信号，作为定时计数器的CP 信号。2.2抢答电路 使用 74LS175 芯片，当有人抢答时，时钟脉冲上升沿将输入数据传送到输出端，经 74LS20 的一个与门后将时钟脉冲关闭，74LS175 立即锁存，这时他人抢答无效，使用 74LS148 作为编码器，对输入的信号进行编码，输出 BCD 码，由 74LS48 译码，得到 7 段码输入共阴数码管里显示出抢答者的编号。2.3倒计时电路 利用 74LS190 计数器作为倒计时的芯片，当主持人按下抢答按钮时，74LS190 被置为 9，同时将选手编号的数码管清零并消隐，并开始倒计时，并通过 74LS48 编码器将即时时间进行编码，并送到 7 段共阴数码管，显示此时的时间。假如在 9 秒内有人抢答，则计数器停止倒计时，将锁存器 74LS175 锁存，禁止选手抢答，停止倒计时并显示抢答的选手号码。如果倒计时 9 秒无人抢答，则停止倒计时，显示 0 并封锁 74LS175 芯片。2.4时钟脉冲电路 由一个 555 时基芯片产生 1KHz 脉冲供抢答电路，另一个产生 1Hz 脉冲给倒计时电路。2.5电路显示 利用74LS48 将 4 位 BCD 码转换成 7 段码驱动共阴数码管显示相应的数字2.6 报警电路 由主持人、选手、倒计时共同控制它的输入，使其在主持人开始蜂鸣器连续响0.5 秒，用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响0.5 秒。选手抢答时，数码显示选手组号，同时蜂鸣器响0.5 秒。3 硬件电路设计 电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上同时产生音响。主持人宣布开始抢答时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。3.1抢答电路四D触发器74LS175的输出Q非控制显示模块显示组号当无人抢答时，4个D触发器的输出Q非相与，为“1”时，脉冲能够进入触发器，有一人抢答时，与门中有一个变为“0”，使不能进入触发器，从而防止其他人抢答。并停止计时，将与非后的信号用于控制声音模块报警。抢答电路的功能有两个：一是能分辨出选手按键的的先后，并锁存先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码 74LS148 和锁存器 74LS175 可以完成上述功能当复位开关 J5 按下 “清零时”锁存器输出端（4Q1Q）全部为高电平。于是 74LS48 的 BI=0，显示器灭灯。J5 弹起后 J1J4 只要有一个按下，经 74LS175锁存 74LS148 编码即可得到相应按键的 BCD 编码，仿真时按下 J2，输出端（A2A0）为 010 的 BCD 码，正好是 2 号按键的 BCD 码。图3-2仿真的抢答电路四D触发器74175如图3-1-1所示，可以实现三种功能：1、当CLRN端接高电平，CLK端接一个脉冲时，它的输出nQ就跟输入nD一致；2、当CLRN端接高电平，CLK端接低电平时，输出Q保持与原来的Q一致；3、当CLRN端接低电平时，则不论D端和CLK端接什么电平，输出都为低电平图3-1-1四D触发器使用 74LS175 芯片，当有人抢答时，时钟脉冲上升沿将输入数据传送到输出端，经 74LS20 的一个与门后将时钟脉冲关闭，74LS175 立即锁存，这时他人抢答无效，使用 74LS148 作为编码器，对输入的信号进行编码，输出 BCD 码，由 74LS48 译码，得到 7 段码输入共阴数码管里显示出抢答者的编号。表3-1-2锁存编码真值表锁存器输出编码器输出Q4Q3Q2Q1DCBA000100010010001001000011100001003.2 倒计时电路 利用十进制同步减计数器74LS190作为倒计时的芯片，当主持人按下抢答按钮时，74LS190 被置为 9，同时将选手编号的数码管清零并消隐，并开始倒计时，并通过 74LS48 编码器将即时时间进行编码，并送到 7 段共阴数码管，显示此时的时间。假如在 9 秒内有人抢答，则计数器停止倒计时，将锁存器 74LS175 锁存，禁止选手抢答，停止倒计时并显示抢答的选手号码。如果倒计时 9 秒无人抢答，则停止倒计时，显示 0 并封锁 74LS175 芯片。由74LS190十进制计数器计数，其输出端驱动BCD数码器。160的进位输出反相信号进位信号和抢答信号控制1HzCP信号的输入，即计数到0时不会倒回9再计时，也控制计数到时抢答模块不许再抢答同时声音模块块报警。190的MR接收抢答模块的信号，当抢答模块复位时190也复位。该电路可采用十进制同步减计数器74LS190，主持人宣布开始时，按下按钮，同时使计数器置数为“9”，并在脉冲作用下开始倒计时并在显示器上显示，到零时停止。图3-2-1倒计时显示电路图3-2-2十进制同步减计数器3.3 BCD 译码显示电路74LS48 能将 4 位 BCD 码转换成 7 段码驱动共阴数码管显示相应的数字，需要注意的是其 4 脚为消隐引脚，接低电平时消隐不显示，接高电平才显示，这在选手号码显示时需要用到。A3A0 是 BCD 码输入端，ag 是 7 段码输出端，接到共阴数码管相应段上。表 3-3-1 74 LS48BCD 七段译码驱动器真值表图3-3-274 LS4874LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（YaYg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。. 由7448真值表可获知7448所具有的逻辑功能： （1）7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中116行。 （2）消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。 （3）灯测试功能（LT = 0） 此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。 （4）动态灭零功能（LT=1，RBI=1） 此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。图3-3-4译码电路3.4脉冲产生电路 以555定时器构成的多谐振荡器。并以74LS160做10分频,产生10Hz和1Hz的脉冲信号。555 芯片完成产生时钟脉冲的功能。其中 556 构成多谐振荡器，振荡频率为：f0=1/(R1+2R2)*C*ln2=1.43/(R1+2R2)*C1KHz 和 1Hz 时钟振荡器仿真： 图 3-4-1脉冲电路仿真图3-4-2 74LS160DRCO 进位输出端 ENP 计数控制端 QA-QD 输出端 ENT 计数控制端 CLK 时钟输入端 CLR 异步清零端（低电平有效）LOAD 同步并行置入端（低电平有效）图3-4-3脉冲产生电路3.5 报警电路 由主持人、选手、倒计时共同控制它的输入，使其在主持人开始蜂鸣器连续响0.5 秒，用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响0.5 秒。选手抢答时，数码显示选手组号，同时蜂鸣器响0.5 秒。图3-5报警电路图3-6总体电路图通过Multisim10软件的仿真，可以实现预期的效果，给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。抢答器具有定时（9 秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续 1 秒。参赛选手在设定时间（9 秒）内抢答有效，抢答成功，扬声器响，音响持续 1 秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。，在倒计时过程中，4位选手开始抢答，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止：若无人抢答，倒计时结束时，扬声器响，音响持续 1 秒。参赛选手在设定时间（9 秒）内抢答有效，抢答成功，扬声器响，音响持续 1 秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止：如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续 1 秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示 0。表3-7原件清单4 总结 利用Multisim 10对4路竞赛抢答器的设计进行了仿真验证，实验结果证明该电路设计合理，具有比较可靠的工作方式和更强的适用性，达到了预期的设计目的和要求。所设计的抢答器电路采用组合逻辑和时序逻辑电路设计，无需编程语言，具有电路简单，成本低廉，操作方便，灵敏可靠