sopc实验指导书(1)

北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 1 CON 目目 录录 第一章第一章 实验箱简介实验箱简介 2 第二章第二章 EDA 实验单元实验单元 5 实验一实验一 七人表决器七人表决器 5 实验二实验二 格雷码变换格雷码变换 12 实验三实验三 BCD 码加法器码加法器 14 实验四实验四 四位全加器四位全加器 16 实验五实验五 四人抢答器四人抢答器 18 实验六实验六 四位并行乘法器四位并行乘法器 19 实验七实验七 设计基本触发器设计基本触发器 20 实验八实验八 设计设计 74LS169 计数器功能模块计数器功能模块 24 实验九实验九 步长可变的加减计数器步长可变的加减计数器 26 实验十实验十 可控脉冲发生器可控脉冲发生器 27 实验十一实验十一 正负脉宽数控调制信号发生器正负脉宽数控调制信号发生器 29 实验十二实验十二 序列检测器序列检测器 31 实验十三实验十三 四位并行流水乘法器四位并行流水乘法器 33 实验十四实验十四 出租车计费器出租车计费器 35 实验十五实验十五 多功能数字钟多功能数字钟 37 实验十六实验十六 数字秒表数字秒表 39 实验十七实验十七 频率计频率计 41 实验十八实验十八 交通灯控制器交通灯控制器 43 实验十九实验十九 数码锁数码锁 45 实验二十实验二十 VGA 彩条发生器彩条发生器 47 附附 录录 49 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 2 第一章第一章 实验箱简介实验箱简介 EDA SOPC 实验箱是集 EDA 和 SOPC 开发为一体的综合性实验箱 它不仅可以独立完成几乎所有的 EDA 设计 也可以完成大多数的 SOPC 开 发 采用 Altera 公司的 Cyclone 系列的 12 万门 FPGA 为核心 整个系统采 用模块化设计 各个模块之间可以自由组合 使得该实验箱的灵活性大大 提高 同时实验箱还提供了丰富的接口模块 供人机交互 从而大大增加 了实验开发者开发的乐趣 满足了普通高等院校 科研人员等的需求 开发工程师可以使用 VHDL 语言 Verilog HDL 语言 原理图输入等 多种方式 利用 Altera 公司提供的 Quartus II 及 Nios 软件进行编译 下载 并通过 EDA SOPC 实验箱进行结果验证 实验箱提供多种人机交互方式 如键盘阵列 按键 拨挡开关输入 七段码管 大屏幕图形点阵 LCD 显示 串口通信 VGA 接口 PS2 接口 USB 接口 Ethernet 接口等 利用 Altera 公司提供的一些 IP 资源和 Nios 32 位处理器 用户可以在该实验箱 上完成不同的 SOPC 设计 EDA SOPC 实验箱提供的资源有 Altera 公司的 EP1C6Q240C8 12 万门级 FPGA 另外可选配更高 资源的 FPGA FPGA 配置芯片采用可在线变成的 EPC2 通过 JTAG 口和简单的 跳线即可完成设计的固化 1 个数字时钟源 提供 48MHz 12MHz 1MHz 100KHz 10KHz 1KHz 100Hz 10 Hz 2Hz 和 1Hz 等多个时钟 1 个模拟信号源 提供频率和幅度可调的正弦波 三角波和方波 两个串行接口 一个用于 SOPC 开发时的调试 另一个可以完成 其它的通信 1 个 VGA 接口 1 个 PS2 接口 可以接键盘或鼠标 1 个 USB 接口 利用 PDIUSBD12 芯片实现 USB 协议转换 1 个 Ethernet 接口 利用 RTL8019 芯片实现 TCP IP 协议转换 基于 SPI 接口的音频 CODEC 模块 1 个输入 输出探测模块 供数字信号的观察 16 个 LED 显示 8 个拨挡开关输入 8 个按键输入 1 个 4X4 键盘阵列 8 个七段码管显示 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 3 1 个扬声器模块 1 个交通灯模块 1 个直流电机模块 1 个高速 AD 和 1 个高速 DA 240 128 大屏幕图形点阵 LCD 显示 存储器模块提供 256K 32Bit 的 SRAM 和 2M 8Bit 的 FLASH ROM 实验箱基本布局如下图 1 1 所示 图 1 1 EDA SOPC 试验箱系统布局 下面就部分模块做简要介绍 FPGA 模块模块 FPGA 采用 Altera 公司提供的 Cyclone 系列的 EP1C6Q240C8 该芯片 采用 240 脚的 PQFP 封装 提供 185 个 IO 接口 该芯片拥有 5980 个 LEs 20 个 M4K RAM Block 总共可以提供 92160Bit 的 RAM 另外芯片 内部还自带有 2 个锁相环 可以在高速运行的时候保证系统时钟信号的稳 定性 FPGA 与实验箱上提供的各个模块都已经连接好 详情请查看附录 1 这样就避免了实验过程中繁琐的连线以及由于连线造成的不稳定的后果 配置模块配置模块 本实验箱的配置芯片采用可在线多次编程的 EPC2 该芯片通过 JTAG 与 FPGA 共用 通过跳线选择 下载 即可完成 FPGA 设计的固化 这样就避免了用户需要多条电缆或者需要编程器才能完成固化的任务 同 时也方便了用户只需一条下载电缆即可完成 FPGA 的配置和 EPC2 的编程 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 4 时钟模块时钟模块 时钟的产生由有源晶振产生 48MHz 的时钟信号 再由 CPLD 分频完 成多种时钟信号的产生 时钟信号已经在系统板上连接到 FPGA 的全局时 钟引脚 PIN 28 只需要通过时钟模块的简单跳线 即可完成 FPGA 时 钟频率的选择 USB 模块模块 USB 模块采用 Philips 公司的 PDIUSBD12 芯片 它通常用作微控制器 系统中实现与微控制器进行通信的高速通用并行接口 它还支持本地的 DMA 传输 PDIUSBD12 完全符合 USB1 1 版的规范 它还符合大多数器件的分类 规格 成像类 海量存储器件 通信器件 打印设备以及人机接口设备 另外该芯片还集成了许多特性 包括 SoftConnectTM GoodLinkTM 可编程 时钟输出 低频晶振和终止寄存器集合 所有这些特性都为系统显著的节 约了成本 同时使 USB 功能在外设上的应用变得容易 存储器模块存储器模块 实验箱上提供了 256K 32Bit 的 SRAM 和 2M 8Bit 的 FLASH ROM 其中 SRAM 主要是为了在开发 SOPC 是存放可执行代码和程序中 用到的变量 而 FLASH 则是用来固化调试好的 SOPC 代码等 SRAM 选 用两片 ISSI 公司的 IS61LV25616 256K 16Bit 进行数据线并联从而扩 展为 256K 32Bit 的存储区 FLASH ROM 采用的是 AMD 公司的 AM29LV017D 其容量为 2Mbyte Ethernet 模块模块 Ethernet 模块采用的 TCP IP 转换芯片为 RTL8019AS 芯片 该芯片是 一款高集成度 全双工以太网控制器 内部集成了三级省电模式 由于其 便捷的接口方式 所以成了多数系统设计者的首选 RTL8019AS 支持即插 即用标准 可以自动检测设备的接入 完全兼容 Ethernet II 以及 IEEE802 3 10BASE5 10BASE2 10BASET 等标准 同时针对 10BASET 还支持自动 极性修正的功能 另外该芯片还有很多其他功能 此处不再赘述 高速高速 AD 高速高速 DA 本实验箱中采用的高速 AD 为 TLC5510 TLC5510 是一个 8 位高速 AD 其最高转换速率可到 20MSPS 单 5V 供电 被广泛的应用在数字电 视 医疗图象 视频会议等高速数据转换的领域 本实验箱中采用的高速 DA 位 TLC5602 该芯片也是一个单 5V 供电 的 8 位高速 DA 其最高转换输率可到 33M 足以满足一般数据处理的场 合 240 128 图形点阵图形点阵 LCD 本实验箱所用的图形点阵 LCD 为 240 128 点 可以用来显示图形 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 5 曲线 文本 字符等等 显示模块内嵌有 T6963C 控制器 在该液晶显示 模块上已经实现了行列驱动器及显示缓冲区 RAM 的接口 同时也硬件设 置了液晶的结构 单屏显示 80 系列的 8 位微处理器接口 显示屏长度为 30 个字符 宽度为 16 个字符等 第二章第二章 EDA 实验单元实验单元 实验一实验一 七人表决器七人表决器 一一 实验目的实验目的 1 熟悉 Quartus II 软件的使用 2 熟悉 EDA SOPC 实验箱 3 熟悉 EDA 开发的基本流程 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 所谓表决器就是对于一个行为 由多个人投票 如果同意的票数过半 就认为此行为可行 否则如果否决的票数过半 则认为此行为无效 七人表决器顾名思义就是由七个人来投票 当同意的票数大于或者等 于 4 人时 则认为同意 反之 当否决的票数大于或者等于 4 人时 则认 为不同意 实验中用 7 个拨挡开关来表示七个人 当对应的拨挡开关输入 为 1 时 表示此人同意 否则若拨挡开关输入为 0 时 则表示此人 反对 表决的结果用一个 LED 表示 若表决的结果为同意 则 LED 被点 亮 否则 如果表决的结果为反对 则 LED 不会被点亮 四四 实验内容实验内容 本实验就是利用 EDA SOPC 实验箱中的拨挡开关模块和 LED 模块来 实现一个简单的七人表决器的功能 拨挡开关模块中的 K1 K7 表示七个 人 当拨挡开关输入为 1 时 表示对应的人投同意票 否则当拨挡开关 输入为 0 时 表示对应的人投反对票 LED 模块中 LED1 1 表示七人 表决的结果 当 LED1 1 点亮时 表示一致同意 否则当 LED1 1 熄灭时 表示一致反对 拨挡开关 K1 K7 以及 LED1 1 与 FPGA 的引脚连接请查看附录一 五五 实验步骤实验步骤 完成七人表决器的实验步骤如下 1 选择 开始 程序 Altera Quartus II 4 0 运行 Quartus II 软件 2 选择 File New Project Wizard 新建一个工程 3 在 introduction 中点击 next 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 6 4 指定工作目录 如 E SOPC 5 指定工程核顶层设计实体名称 如 exp1 见图 2 1 6 点击 3 次 next 7 选择 FPGA 器件 选择 Cyclone 并在 Do you want to assign a specific device 选项中选择 Yes 并点击 next 见图 2 2 图 2 1 指定工程名称及目录 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 7 图 2 2 选择器件 8 首先在 Speed 选项中选择 8 然后再选择 EP1C6Q240C8 器件 见 图 2 3 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 8 图 2 3 选择具体的 FPGA 9 点击 Finish 工程文件建立结束 10 点击 File New 新建一个 VHDL 文件 见图 2 4 图 2 4 新建 VHDL 文件 11 点击 OK 并点击 File Save 无需做 任何更改 点击 OK 即可 见图 2 5 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 9 图 2 5 存储新建的 VHDL 文件 12 按照自己的想法 在新建的 VHDL 文件中编写 VHDL 程序 可 参考光盘中 实验内容 EDA 实验 example1 exp1 vhd 13 代码书写结束后 选择 Processing Start Compilation 对编写的代 码进行编译 直到编译通过 14 编译通过后 选择 File New 在弹出的对话框中点击 Other Files 选择 Vector Waveform File 并点击 OK 建立一个波形文件 见图 2 6 图 2 6 新建波形文件 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 10 15 点击 File Save 在弹出的对话框中点击 OK 即可 见图 2 7 图 2 7 存储新建的波形文件 16 在波形文件中点击鼠标右键 选择 Insert Node or Bus 在弹出的 对话框中点击 Node Finder 在新弹出的对话框中的 Filter 中选择 Pins all 然后点击 List 这样在 Nodes Founder 区域就会出现先前 VHDL 文件中定 义的输入 输出端口 然后再点击 选择 OK 即可 然后在 Insert Node or Bus 对话框中也选择 OK 见图 2 8 图 2 8 节点查找对话框 17 对加入到波形文件中的输入端点 进行初始值设置 然后点击 Processing Start Simulation 在弹出对话框中点击 Yes 系统开始仿真 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 11 18 仿真结束后 查看仿真结果是否符合实验要求 19 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关及 LED 进行管脚绑定 选择 Assignments Assign Pins 会出现管脚分配 对话框 如图 2 9 所示 图 2 9 引脚分配 20 首先在 Available Pins Existing 中选择对应的引脚 然后在 Assignment 中的 Pin name 中输入 VHDL 设计中对应的端口名称 如 K1 对 应 Pin58 则先选中 Number 中的 58 在 Pin name 中键入 K1 然后在点击 Add 即可 如图 2 10 所示 图 2 10 分配 K1 引脚 21 重复步骤 20 对所有的端口进行分配 对于未使用到的引脚 作 为 3 态输入即可 因此选择 Reserve Pin 在下拉菜单中选择 As input tri 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 12 stated 按 OK 即可 如图 2 11 所示 图 2 11 引脚分配对话框 22 对于复用的引脚 需要做进一步处理 选择 Device Pin Options 在弹出的对话框中首先选择 Configuration 标签 在 Configuration 中选择 Passive Serial can use Configuration Device 一项 再选择 Dual Purpose Pins 标签 在 ASD0 NCE0 选项中选择 Use as regular IO 如图 2 12 所示 配置结束后点击确认即可 图 2 12 复用引脚配置对话框 23 在剩下的 Settings 对话框中点击 OK 然后再编译一次 24 编译无误后 用下载电缆通过 JTAG 接口将对应的 ex1 sof 文件下 载到 FPGA 中 下载时注意勾选下载时注意勾选 program configure 项项 所有所有 sof 和和 pof 文件都要勾选文件都要勾选 25 拨动拨挡开关 观察实验结果是否与自己的仿真结果相吻合 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 13 实验二实验二 格雷码变换格雷码变换 一一 实验目的实验目的 1 了解格雷码变换的原理 2 进一步熟悉 Quartus II 软件的使用 3 熟练掌握 EDA SOPC 实验箱的使用 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 格雷 Gray 码是一种可靠性编码 在数字系统中有着广泛的应用 其特点是任意两个相邻的代码中仅有一位二进制数不同 因而在数码的递 增和递减运算过程中不易出现差错 但是格雷码是一种无权码 要想正确 而简单的和二进制码进行转换 必须找出其规律 根据组合逻辑电路的分析方法 先列出其真值表再通过卡诺图化简 可以很快的找出格雷码与二进制码之间的逻辑关系 其转换规律为 高位 同 从高到低看异同 异出 1 同出 0 也就是将二进制码转换成 格雷码时 高位是完全相同的 下一位格雷码是 1 还是 0 完全是 相邻两位二进制码的 异 还是 同 来决定 下面举一个简单的例子加 以说明 假如要把二进制码10110110转换成格雷码 则可以通过下面的方法来 完成 方法如图2 13 图 2 13 格雷码变换示意图 因此 变换出来的格雷码为 11101101 四四 实验内容实验内容 本实验要求完成的任务是变换 8 位的二进制码到 8 位的格雷码 实验 中用拨挡开关模块的 K1 K8 表示 8 位二进制输入 用 LED 模块的 LED1 1 LED1 8 来表示转换的实验结果 实验 LED 亮表示对应的位为 1 LED 灭表示对应的位为 0 拨挡开关及 LED 与 FPGA 的引脚连接请查看附录一 五五 实验步骤实验步骤 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 14 完成格雷码转换的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example2 exp2 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察实验结果是否与自己的预期想法相吻合 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 15 实验三实验三 BCD 码加法器码加法器 一一 实验目的实验目的 1 了解 BCD 码的构成 2 了解 BCD 码加法器的原理 3 巩固对 Quartus II 的使用 4 进一步熟悉 EDA SOPC 实验箱 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 BCD 码是二进制编码的十进制码 也就是用 4 位二进制数来表示十进 制中的 0 9 这十个数 由于 4 位二进制数有 0000 1111 共 16 种组合 而 十进制数只需对应 4 位二进制数的 10 种组合 故从 4 位二进制数的 16 种 组合中取出 10 种组合来分别表示十进制中的 0 9 则有许多不同的取舍 方式 于是便形成了不同类型的 BCD 码 本实验我们只针对最简单的情况 也是最常见的 BCD 码 就是用 4 位二进制的 0000 1001 来表示十进制的 0 9 而丢弃 4 位二进制的 1010 1111 共 6 种组合 这样一来 就相当于用 4 位二进制的 0 9 对应 十进制的 0 9 这样的 BCD 码进行相加时会出现两种可能 一种可能是 当两个 BCD 码相加的值小于 10 时 结果仍旧是正确的 BCD 码 另外一 种可能是当两个码相加的结果大于或者等于 10 时 就会得到错误的结果 这是因为 4 位二进制码可以表示 0 15 而 BCD 码只取了其中的 0 9 的 原因 对于第二种错误的情况 有一个简单的处理方法就是作加 6 处理 就会得到正确的结果 下面举例说明第二种情况的处理过程 假如 A 7 10 0111 2 0111 BCD B 8 10 1000 2 1000 BCD 那么 A B 15 10 1111 2 0001 0101 BCD 但是对于 1111 2 0110 2 0001 0101 2 0001 0101 BCD 因此在程序设计时要注意两个输入的 BCD 码相加结果 是否会出现大于或等于 10 的情况 如果是则必须作加 6 的修正处理 四四 实验内容实验内容 本实验的任务就是要完成一个简单的 BCD 码加法器 具体的实验过 程就是利用 EDA SOPC 实验箱上的拨挡开关模块的 K1 K4 作为一个 BCD 码输入 K5 K8 作为另一个 BCD 码输入 用 LED 模块的 LED1 1 LED1 4 来作为结果的十位数输出 用 LED1 5 LED1 8 来作为 结果的个位数输出 LED 亮表示输出 1 LED 灭表示输出 0 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 16 五五 实验步骤实验步骤 完成 BCD 码加法器的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example3 exp3 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察实验结果是否与自己的预期想法相吻合 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 17 实验四实验四 四位全加器四位全加器 一一 实验目的实验目的 1 了解四位全加器的工作原理 2 掌握基本组合逻辑电路的 FPGA 实现 3 熟练应用 Quartus II 进行 FPGA 开发 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 全加器是由两个加数 Xi和 Yi 以及低位来的进位 Ci 1作为输入 产生 本位和 Si以及向高位的进位 Ci的逻辑电路 它不但要完成本位二进制码 Xi 和 Yi 相加 而且还要考虑到低一位进位 Ci 1的逻辑 对于输入为 Xi Yi和 Ci 1 输出为 Si和 Ci的情况 根据二进制加法法则可以得到全加 器的真值表如下表 2 1 所示 Xi Yi Ci 1SiCi 0 0 000 0 0 110 0 1 010 0 1 101 1 0 010 1 0 101 1 1 001 1 1 111 表 2 1 全加器真值表 由真值表得到 Si和 Ci的逻辑表达式经化简后为 iiiii iiii YXCYXC CYXS 1 1 这仅仅是一位的二进制全加器 要完成一个四位的二进制全加器 只 需要把四个级联起来即可 i 四四 实验内容实验内容 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 18 本实验要完成的任务是设计一个四位二进制全加器 具体的实验过程 就是利用 EDA SOPC 实验箱上的拨挡开关模块的 K1 K4 作为一个 X 输入 K5 K8 作为另一个 Y 码输入 用 LED 模块的 LED1 5 LED1 8 来作为 结果 S 输出 用 LED1 1 LED1 4 来作为结果的进位输出 LED 亮表示 输出 1 LED 灭表示输出 0 五五 实验步骤实验步骤 完成四位全加器的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example4 exp4 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察实验结果是否与自己的预期想法相吻合 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 19 实验五实验五 四人抢答器四人抢答器 一一 实验目的实验目的 1 熟悉四人抢答器的工作原理 2 加深对 VHDL 语言的理解 3 掌握 EDA 开发的基本流程 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 抢答器在各类竞赛性质的场合得到了广泛的应用 它的出现 消除了 原来由于人眼的误差而未能正确判断最先抢答的人的情况 抢答器的原理比较简单 首先必须设置一个抢答允许标志位 目的就 是为了允许或者禁止抢答者按按钮 如果抢答允许位有效 那么第一个抢 答者按下的按钮就将其清除 同时记录按钮的序号 也就是对应的按按钮 的人 这样做的目的是为了禁止后面再有人按下按钮的情况出现 总的说 来 抢答器的目的就是在抢答允许位有效后 第一个按下按钮的人将其清 除以禁止再有按钮按下 同时记录清除抢答允许位的按钮的序号并显示出 来 这就是抢答器的实现原理 四四 实验内容实验内容 本实验的任务是设计一个四人抢答器 用按键模块的 S5 来做抢答允 许按钮 用 S1 S4 来表示 1 号抢答者 4 号抢答者 同时用 LED 模块的 LED2 1 LED2 4 分别表示抢答者对应的位子 具体要求为 按下 S5 一 次 允许一次抢答 这时 S1 S4 中第一个按下的按键将抢答允许位清除 同时将对应的 LED 点亮 用来表示对应的按键抢答成功 五五 实验步骤实验步骤 完成四人抢答器的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example5 exp5 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 20 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察实验结果是否与自己的预期想法相吻合 实验六实验六 四位并行乘法器四位并行乘法器 一一 实验目的实验目的 1 了解四位并行乘法器的原理 2 了解四位并行乘法器的设计思想 3 掌握用 VHDL 语言实现基本二进制运算的方法 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 实现并行乘法器的方法有很多种 但是归结起来基本上分为两类 一 类是靠组合逻辑电路实现 另一类通过流水线结构实现 流水线结构的并 行乘法器的最大优点就是速度快 尤其是在连续输入的乘法器中 可以达 到近乎于单周期的运算速度 但是实现起来比组合逻辑电路要稍微复杂一 些 下面就组合逻辑电路实现无符号数乘法的方法作详细介绍 假如有被乘数 A 和乘数 B 首先用 A 与 B 的最低位相乘得到 S1 然 后再把 A 左移 1 位与 B 的第 2 位相乘得到 S2 再将 A 左移 3 位与 B 的第 三位相乘得到 S3 依此类推 直到把 B 的所有位都乘完为止 然后再把乘 得的结果 S1 S2 S3 相加即得到相乘的结果 需要注意的是 具体实现乘法器是 并不是真正的去乘 而是利用简 单的判断去实现 举个简单的例子 假如 A 左移 n 位后与 B 的第 n 位相乘 如果 B 的这位为 1 那么相乘的中间结果就是 A 左移 n 位后的结果 否 则如果 B 的这位为 0 那么就直接让相乘的中间结果为 0 即可 待 B 的所有位相乘结束后 把所有的中间结果相加即得到 A 与 B 相乘的结果 四四 实验内容实验内容 本实验的任务是实现一个简单的四位并行乘法器 被乘数 A 用拨挡开 关模块的 K1 K4 来表示 乘数 B 用 K5 K8 来表示 相乘的结果用 LED 模块的 LED1 1 LED1 8 来表示 LED 亮表示对应的位为 1 五五 实验步骤实验步骤 完成四位并行乘法器的实验步骤如下 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 21 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example6 exp6 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察实验结果是否与自己的预期想法相吻合 实验七实验七 设计基本触发器设计基本触发器 一一 实验目的实验目的 1 了解基本触发器的工作原理 2 学习 Quartus II 中基于原理图设计的流程 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 基本触发器的电路如下图 2 14 所示 它可以由两个与非门交叉耦合组 图 2 14 基本触发器电路图 成 也可以由两个或非门交叉耦合组成 现在以两个与非门组成的基本触 发器为例 来分析其工作原理 根据与非逻辑关系 可以得到基本触发器 的状态转移真值表及简化的真值表 如下表 2 2 所示 状态转移真值表简化真值表 RS n Q 1 n Q RS 1 n Q 0100010 0110101 1 2 3 A 4 5 6 B S R Q Q 1 2 3 A 4 5 6 B R S Q Q 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 22 100111Qn 101100不定 1100 1111 000不定 001不定 表 2 2 基本触发器状态转移真值表 根据真值表 不难写出其特征方程 其中式 2 为约束条件 四四 实验内容实验内容 本实验的任务就是利用 Quartus II 软件的原理图输入 产生一个基本 触发器 触发器的形式可以是与非门结构的 也可以是或非门结构的 实 验中用按键模块的用 K1 和 K5 来分别表示 R 和 S 用 LED 模块的 LED1 1 和 LED1 5 分别表示Q和 在 R 和 S 满足式 2 的情况下 观察Q和Q 的变化 Q 五五 实验步骤实验步骤 完成基本触发器的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 Block Diagram Schematic File 见图 2 15 图 2 15 新建原理图文件 2 在新建的原理图中双击鼠标左键 在弹出的 Symbol 对话框中的 Name 栏中输入 nand2 在右侧的窗口中就会出现一个二输入与非门符号 并打开 Repeat insert mode 选项 此选项使得用户易于增加一个符号的多个 实例 见图 2 16 3 点击 OK 在原理图文件中点击两次鼠标左键 然后点击鼠标右键 并选择 Cancel 此时 可以看到原理图中就会出现两个与非门 然后按照 图 2 10 对其进行连线 见图 2 17 4 再次双击鼠标左键 在弹出的 Symbol 对话框中的 Name 栏中输入 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 23 图 2 16 在 Sysmbol 对话框中输入与非门 图 2 17 正确连接后的原理图 图 2 18 输入 input 实例 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 24 input 然后点击 OK 在原理图中输入两个 input 实例 见图 2 18 同样的 步骤 在输入两个 output 实例 5 把输入输出实例与原理图中的端口进行连接 并修改输入输出的 Pin Name 分别为 输入为 R 和 S 输出为 Q 和 nQ 见图 2 19 图 2 19 完整的原理图 6 点击 File Save 按照默认的值 点击 OK 即可 到此为止就完成 了一个 RS 触发器的原理图输入 该文件存储的名称为 exp7 bdf 7 对自己画的 bdf 文件进行编译并仿真 9 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 10 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 11 观察实验结果是否与自己的真值表相吻合 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 25 实验八实验八 设计设计 74LS169 计数器功能模块计数器功能模块 一一 实验目的实验目的 1 了解 74LS169 的工作原理 2 进一步学习 Quartus II 中基于原理图设计的流程 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 74LS169 是二进制计数器中应用最多 功能最全的计数器之一 它有 以下几个特点 时钟上升沿触发 CLK 可预制计数器初值 LDN 可递增 递减计数 U DN 两个计数器控制允许端 ENTN ENPN 输出翻转标志 TCN 当计数器递增到 15 或者递减到 0 时 有一 个低有效的标志位会持续一个周期的时间 74LS169 的具体工作过程是在 LDN 为低电平的时候 将输入的 D 值 装载到 Q 输出端 如果 ENTN 和 ENPN 都为低电平 那么计数器将在 CLK 的上升沿作用下动作 具体是递增还是递减由 U DN 来决定 当 U DN 为高电平时 计数器在时钟作用下递增 当增加到 Q 1111 时 TCN 变低并持续一个周期的时间 在 Q 0000 的时候再次变高 当 U DN 为低电平时 计数器在时钟作用下递减 当递减到 Q 0000 时 TCN 变低 并持续一个周期的时间 在 Q 1111 的时候再次变高 具体的工作时序图 如下页图 2 20 所示 四四 实验内容实验内容 本实验要完成的任务就是在 Quartus II 里面调用库里面自带的 74169 模块 观察其工作时序 并下载到芯片中观察其实际工作过程 实验时为 了便于观察 实验箱的时钟模块的时钟选择 1Hz 时钟 用拨挡开关的 K1 K4 作为计数器的输入 D K5 和 K6 作为计数器的控制允许 ENTN 和 ENPN 信号 K7 作为加减计数控制信号 U DN 用按键开关模块的 S1 作 为 LDN 信号 注意 由于计数器采用的是注意 由于计数器采用的是 1Hz 时钟 而装载数据实在时钟信号的上时钟 而装载数据实在时钟信号的上 升沿作用下进行 所以要想正确的加载预制数据 升沿作用下进行 所以要想正确的加载预制数据 S1 按键必须按住至少按键必须按住至少 1s 钟以上才可钟以上才可 以以 用 LED 模块的 LED1 1 LED1 4 作为计数器的输出 Q 指示 用 LED1 8 作为计数器的输出翻转信号 TCN 指示 五五 实验步骤实验步骤 完成 74LS169 计数器功能模块的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 Block 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 26 Diagram Schematic File 2 在原理图中分别加入 74169 计数器实例 然后再加入两个输入端 和两个输出端并修改其名称 可参考光盘中 实验内容 EDA 实验 example8 exp8 bdf 3 对自己画的 bdf 文件进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察实验结果是否与自己的真值表相吻合 图 2 20 74LS169 时序图 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 27 实验九实验九 步长可变的加减计数器步长可变的加减计数器 一一 实验目的实验目的 1 加深对计数器的认识 2 了解用 VHDL 语言实现计数器的过程 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 三三 实验原理实验原理 计数器的步长是指计数器每次的改变量 比如上一个实验中的计数模 块 74169 它每次改变的时候要么加 1 要么减 1 因此我们就说该计数器 的步长为 1 在很多应用场合 都希望计数器的步长可变 所谓步长可变 也就是 计数器的步长是一个不定值 具体是多少是要靠外部干预的 比如外部给 定其步长为 5 那么该计数器每次要么增加 5 要么减少 5 也就是说计数 器每次的改变量是 5 这种步长可变的计数器才具有一定的实际意义 比 如在 DDFS 中的地址累加器就是一个步长可变的递增计数器 四四 实验内容实验内容 本实验要完成的任务就是设计一个 8 位的计数器 步长的改变量要求 从 0 15 实验中用拨挡开关模块的 K1 K4 来作为步长改变量的输入 用 K8 来控制计数器的增减 具体要求为 当 K8 输入为高时 计数器为步 长可变的加计数器 当 K8 输入为低时 计数器为步长可变的减计数器 计数器输出的 Q 值用 LED 模块的 LED1 1 LED1 8 来表示 实验中计数 器的时钟频率为了便于眼睛观察 同上个实验一样用 1Hz 的时钟 五五 实验步骤实验步骤 完成步长可变的加减计数器功能模块的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example9 exp9 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 及 LED 进行管脚绑定 然后再重新编译一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 观察 LED 的亮灭规律是否与实验要求相一致 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 28 实验十实验十 可控脉冲发生器可控脉冲发生器 一一 实验目的实验目的 1 了解可控脉冲发生器的实现原理 2 学会用示波器观察 FPGA 产生的信号 3 学习用 VHDL 编写复杂功能的代码 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 2 示波器一台 三三 实验原理实验原理 脉冲发生器就是要产生一个脉冲波形 而可控脉冲发生器则是要产生 一个周期和占空比可变的脉冲波形 可控脉冲发生器的实现原理比较简单 可以简单的理解为一个计数器对输入的时钟信号进行分频的过程 通过改 变计数器的上限值来达到改变周期的目的 通过改变电平翻转的阈值来达 到改变占空比的目的 下面举个简单的例子来说明其工作原理 假如有一个计数器 T 对时钟分频 其计数的范围是从 0 N 另取一个 M 0 M N 若输出为Q 那么Q只要满足条件 NTM MT Q 0 01 时 通过改变N值 即可改变输出的脉冲波的周期 改变M值 即可 改变脉冲波的占空比 这样输出的脉冲波的周期和占空比分别为 100 1 1 N M TN CLOCK 占空比 周期 四四 实验内容实验内容 本实验的任务就是要设计一个可控的脉冲发生器 要求输出的脉冲波 的周期和占空比都可变 具体的实验过程中 时钟信号选用时钟模块中的 1MHz 时钟 然后再用按键模块的 S1 和 S5 来控制脉冲波的周期 每按下 S1 N 会在慢速时钟作用下不断地递增 1 按下 S5 N 会在慢速时钟作用 下不断地递减 1 用 S2 和 S6 来控制脉冲波的占空比 每按下 S2 M 会在 慢速时钟作用下不断地递增 1 每按下 S6 M 会在慢速时钟作用下不断地 递减 1 S8 用作复位信号 当按下 S8 时 复位 FPGA 内部的脉冲发生器 模块 脉冲波的输出直接输出到实验箱观测模块的探针 以便用示波器观 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 29 察输出波形的改变 五五 实验步骤实验步骤 完成可控脉冲发生器功能模块的实验步骤如下 1 首先打开 Quartus II 软件 新建一个工程 并新建一个 VHDL File 2 按照自己的想法 编写 VHDL 程序 可参考光盘中 实验内容 EDA 实验 example10 exp10 vhd 3 对自己编写的 VHDL 程序进行编译并仿真 4 仿真无误后 根据附录一的引脚对照表 对实验中用到的拨挡开 关 按键及波形观察探针对应的 FPGA 引脚进行管脚绑定 然后再重新编译 一次 5 用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中 6 用示波器观察输出的波形 按动 S1 S4 观察波形的周期和占空 比是否满足实验要求 北京百科融创科技有限公司北京百科融创科技有限公司 RC EDA SOPC IRC EDA SOPC I 实验指导书实验指导书 30 实验十一实验十一 正负脉宽数控调制信号发生器正负脉宽数控调制信号发生器 一一 实验目的实验目的 1 在掌握可控脉冲发生器的基础上了解正负脉宽数控调制信号发生 的原理 2 熟练的运用示波器观察实验箱上的探测点波形 3 掌握时序电路设计的基本思想 二二 硬件需求硬件需求 1 EDA SOPC 实验箱一台 2 示波