EDA流水灯设计1

课程设计报告课程设计报告 课程设计题目 课程设计题目 EDAEDA 流水灯设计流水灯设计 姓姓 名 名 黄玉涛黄玉涛 学学 号号 09325209 专专 业业 电子信息工程电子信息工程 班班 级级 093252 指导教师指导教师 黄黄 河河 2012 年年 11 月月 9 日日 设计要求设计要求 1 从两边往中间逐个亮 全灭 2 从中间往两头逐个亮 全灭 3 循环执行上诉过程 设计内容设计内容 随着大规模集成电路技术和 EDA 技术的迅速发展 使得数字系 统的硬件设计如同软件设计那样方便快捷 而 Verilog HDL 是当前 应用最广泛的并成为 IEEE 标准的一种硬件描述语言 Verilog HDL 是在 C 语言的基础上演化而来 具有结构清晰 文法简明 功能强 大 高速模拟和多库支持等优点 此次课程设计通过使用 Verilog HDL 硬件描述语言设计了一流水灯 状态机部分采用双过程描述 一个用于实现状态转移 另一个用于藏身处逻辑 使整个设计结构 清晰 便于修改 并能在在 Quartus II 进行仿真测试 得出出仿真 结果 EDAEDA 简介简介 20 世纪 90 年代 国际上电子和计算机技术较先进的国家 一直 在积极探索新的电子电路设计方法 并在设计方法 工具等方面进 行了彻底的变革 取得了巨大成功 在电子技术设计领域 可编程 逻辑器件 如 CPLD FPGA 的应用 已得到广泛的普及 这些器件 为数字系统的设计带来了极大的灵活性 这些器件可以通过软件编 程而对其硬件结构和工作方式进行重构 从而使得硬件的设计可以 如同软件设计那样方便快捷 这一切极大地改变了传统的数字系统 设计方法 设计过程和设计观念 促进了 EDA 技术的迅速发展 EDA 技术就是以计算机为工具 设计者在 EDA 软件平台上 用硬 件描述语言 VHDL 完成设计文件 然后由计算机自动地完成逻辑编译 化简 分割 综合 优化 布局 布线和仿真 直至对于特定目标 芯片的适配编译 逻辑映射和编程下载等工作 EDA 技术的出现 极大地提高了电路设计的效率和可操作性 减轻了设计者的劳动强 度 EDA 技术是指以计算机为工作平台 融合了应用电子技术 计 算机技术 信息处理及智能化技术的最新成果 进行电子产品的自 动设计 利用 EDA 工具 电子设计师可以从概念 算法 协议等开始设 计电子系统 大量工作可以通过计算机完成 并可以将电子产品从 电路设计 性能分析到设计出 IC 版图或 PCB 版图的整个过程的计算 机上自动处理完成 现在对 EDA 的概念或范畴用得很宽 包括在机械 电子 通信 航空航天 化工 矿产 生物 医学 军事等各个领域 都有 EDA 的应用 目前 EDA 技术已在各大公司 企事业单位和科研教学部门 广泛使用 例如在飞机制造过程中 从设计 性能测试及特性分析 直到飞行模拟 都可能涉及到 EDA 技术 本文所指的 EDA 技术 主 要针对电子电路设计 PCB 设计和 IC 设计 VerilogVerilog HDLHDL 简介简介 Verilog HDL 是一种硬件描述语言 HDL Hardware Discription Language 是一种以文本形式来描述数字系统硬件的 结构和行为的语言 用它可以表示逻辑电路图 逻辑表达式 还可 以表示数字逻辑系统所完成的逻辑功能 Verilog HDL 就是在用途最广泛的 C 语言的基础上发展起来的一种 硬件描述语言 它是由 GDA Gateway Design Automation 公司的 PhilMoorby 在 1983 年末首创的 最初只设计了一个仿真与验证工 具 之后又陆续开发了相关的故障模拟与时序分析工具 1985 年 Moorby 推出它的第三个商用仿真器 Verilog XL 获得了巨大的成功 从而使得 Verilog HDL 迅速得到推广应用 1989 年 CADENCE 公司收 购了 GDA 公司 使得 VerilogHDL 成为了该公司的独家专利 1990 年 CADENCE 公司公开发表了 Verilog HDL 并成立 LVI 组织以促进 Verilog HDL 成为 IEEE 标准 即 IEEE Standard 1364 1995 Verilog HDL 的最大特点就是易学易用 如果有 C 语言的编程 经验 可以在一个较短的时间内很快的学习和掌握 因而可以把 Verilog HDL 内容安排在与 ASIC 设计等相关课程内部进行讲授 由 于 HDL 语言本身是专门面向硬件与系统设计的 这样的安排可以使 学习者同时获得设计实际电路的经验 与之相比 VHDL 的学习要困 难一些 但 Verilog HDL 较自由的语法 也容易造成初学者犯一些 错误 这一点要注意 Q Qu ua ar rt tu us s I II I 简简介介 Quartus II 是 Altera 公司的综合性 PLD FPGA 开发软件 支持原理图 VHDL VerilogHDL 以及 AHDL Altera Hardware Description Language 等多种设计输入形式 内嵌自有的综合 器以及仿真器 可以完成从设计输入到硬件配置的完整PLD 设计 流程 Quartus II 可以在 XP Linux 以及 Unix 上使用 除了可 以使用 Tcl 脚本完成设计流程外 提供了完善的用户图 QuartusII 图标形界面设计方式 具有运行速度快 界面统一 功能集中 易学易用等特点 Quartus II 支持 Altera 的 IP 核 包含了 LPM MegaFunction 宏功能模块库 使用户可以充分利用成熟的模 块 简化了设计的复杂性 加快了设计速度 对第三方EDA 工具 的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三 方 EDA 工具 此外 Quartus II 通过和 DSP Builder 工具与 Matlab Simulink 相结合 可以方便地实现各种 DSP 应用系统 支持 Altera 的片上可编程系统 SOPC 开发 集系统级设计 嵌入式软件开发 可编程逻辑设计于一体 是一种综合性的开发 平台 Maxplus II 作为 Altera 的上一代 PLD 设计软件 由于 其出色的易用性而得到了广泛的应用 目前Altera 已经停止了 对 Maxplus II 的更新支持 Quartus II 与之相比不仅仅是支持 器件类型的丰富和图形界面的改变 Altera 在 Quartus II 中包 含了许多诸如 SignalTap II Chip Editor 和 RTL Viewer 的设 计辅助工具 集成了 SOPC 和 HardCopy 设计流程 并且继承了 Maxplus II 友好的图形界面及简便的使用方法 Altera Quartus II 作为一种可编程逻辑的设计环境 由于其强大的设计能力和直观易用的接口 越来越受到数字系统 设计者的欢迎 设设计计程程序序 module light clk l0 l1 l2 l3 l4 l5 l6 l7 input clk output reg l0 l1 l2 l3 l4 l5 l6 l7 reg 3 0 shu always posedge clk begin if shu 15 shu 0 else shu shu 1 case shu 4 b0000 begin l0 1 l1 0 l2 0 l3 0 l4 0 l5 0 l6 0 l7 0 end 4 b0001 begin l0 0 l1 1 l2 0 l3 0 l4 0 l5 0 l6 0 l7 0 end 4 b0010 begin l0 0 l1 0 l2 1 l3 0 l4 0 l5 0 l6 0 l7 0 end 4 b0011 begin l0 0 l1 0 l2 0 l3 1 l4 0 l5 0 l6 0 l7 0 end 4 b0100 begin l0 0 l1 0 l2 0 l3 0 l4 1 l5 0 l6 0 l7 0 end 4 b0101 begin l0 0 l1 0 l2 0 l3 0 l4 0 l5 1 l6 0 l7 0 end 4 b0110 begin l0 0 l1 0 l2 0 l3 0 l4 0 l5 0 l6 1 l7 0 end 4 b0111 begin l0 0 l1 0 l2 0 l3 0 l4 0 l5 0 l6 0 l7 1 end 4 b1000 begin l0 1 l1 0 l2 1 l3 0 l4 1 l5 0 l6 1 l7 0 end 4 b1001 begin l0 0 l1 1 l2 0 l3 1 l4 0 l5 1 l6 0 l7 1 end 4 b1010 begin l0 1 l1 1 l2 0 l3 0 l4 0 l5 0 l6 0 l7 0 end 4 b1011 begin l0 0 l1 0 l2 1 l3 1 l4 0 l5 0 l6 0 l7 0 end 4 b1100 begin l0 0 l1 0 l2 0 l3 0 l4 1 l5 1 l6 0 l7 0 end 4 b1101 begin l0 0 l1 0 l2 0 l3 0 l4 0 l5 0 l6 1 l7 1 end 4 b1110 begin l0 1 l1 1 l2 1 l3 1 l4 0 l5 0 l6 0 l7 0 end 4 b1111 begin l0 0 l1 0 l2 0 l3 0 l4 1 l5 1 l6 1 l7 1 end endcase end endmodule R RT TL L 级级综综合合结结果果 功能仿真菜单截图功能仿真菜单截图 仿真波形图仿真波形图 参考文献参考文献 1 William Stallings 计算机组织与结构 M 高等教育出版社 2001 年8月 2 曾繁泰 陈美金 VHDL 程序设计 M 清华大学出版社 2001 3 潘松 VHDL 实用教程 M 电子科技大学出版社 2000 东华理工大学长江学院 课程设计评分表 学生姓名 黄玉涛 班级 093252 学号 09325209 课程设计题目 EDA 流水灯设计 项目内容满分实 评 能结合所学课程知识 有一定的能力训练 符合选题要求 5 人一题 10 选 题 工作量适中 难易度合理10 能熟练应用所学知识 有一定查阅文献及运用文献资料能力10 理论依据充分 数据准确 公式推导正确10 能应用计算机软件进行调试 资料搜集录入 加工 排版 制图等 10 能 力 水 平 能体现创造性思维 或有独特见解10 总体设计正确 合理 各项技术指标符合要求 10 说明书综述简练完整 概念清楚 立论正确 技术用语准确 结论严谨合理 分析处理科学 条理分明 语言流畅 结构 严谨 版面清晰 10 设计说明书栏目齐全 合理 符号统一 编号齐全 格式 绘图 表格 插图等规范准确 符合国家标准 10 成 果 质 量 有一定篇幅 字