四位加法器设计

四位加法器设计四位加法器设计 姓姓 名 名 郑炯威郑炯威 学学 号 号 09325233 专专 业 业 电子信息工程电子信息工程 班班 级级 093252 指导教师 黄河指导教师 黄河 2012 年年 11 月月 06 日日 目录目录 1 设计目的 设计目的 2 2 设计要求 设计要求 2 2 3 四位加法器的设计实现过程 四位加法器的设计实现过程 2 2 4 心得体会 4 5 参考文献 5 6 评分表 6 1 设计目的设计目的 1 熟练使用熟练使用 Verilog HDL 语言在语言在 Quartus 软件平台上编写程序 完成编软件平台上编写程序 完成编 译工作 译工作 2 2 利用原理图和硬件描述语言进行电路设计的基本方法 培养数字电子系统的利用原理图和硬件描述语言进行电路设计的基本方法 培养数字电子系统的 能力 为以后从事有关电子系统方面的设计和研究开发工作打下基础 能力 为以后从事有关电子系统方面的设计和研究开发工作打下基础 2 2 设计要求设计要求 1 1 用 用 VerilogVerilog HDLHDL 语言在语言在 Quartus Quartus 软件平台上编写程序设计一个四位加法器 软件平台上编写程序设计一个四位加法器 2 2 实验前 仔细阅读本实验指导书的相关内容 明确实验目的和内容 名屈辱 实验前 仔细阅读本实验指导书的相关内容 明确实验目的和内容 名屈辱 实验原理和步骤 实验原理和步骤 3 3 复习与实验内容有关的理论知识 预习仪器设备的使用方法 操作规程及注 复习与实验内容有关的理论知识 预习仪器设备的使用方法 操作规程及注 意事项意事项 3 3 四位加法器的设计实现过程四位加法器的设计实现过程 1 1 进入 进入 Quartus Quartus 主界面 单击主界面 单击 NewNew projectproject wizard introductionwizard introduction 开始进行文件的保存设计 然后再点击开始进行文件的保存设计 然后再点击 File New VHDLFile New VHDL FileFile 进入软件的编程主页进行编程 程序如下 进入软件的编程主页进行编程 程序如下 四位加法器程序 module add 4 input 3 0 a input 3 0 b input cin output 3 0 s output co wire 3 0 c tmp wire 3 0 g wire 3 0 p assign co c tmp 3 assign g 0 a 0 assign p 0 a 0 b 0 p 1 a 1 b 1 p 2 a 2 b 2 p 3 a 3 b 3 assign c tmp 0 g 0 p 0 assign s 3 0 a 3 0 b 3 0 c tmp 2 0 cin Endmodule 2 2 编程完以后 点击运行检查错误 无错误 再点击 编程完以后 点击运行检查错误 无错误 再点击 New VectorNew Vector WaveformWaveform FileFile 进入编辑输入信号波形界面 再点进入编辑输入信号波形界面 再点 击击 View utilityView utility windows Nodewindows Node FinderFinder 然后在然后在 FilterFilter 处选处选 pins allpins all 再点击再点击 ListList 出现多个元件 把原件拉到编辑输入信出现多个元件 把原件拉到编辑输入信 号界面 对输入信号进行编辑 如下所示 号界面 对输入信号进行编辑 如下所示 3 再点击运行 保存 再点击 再点击运行 保存 再点击 processing start simulation 进行仿真 结果如下所示 进行仿真 结果如下所示 1 然后再点击 Tools Netlist Viewers RTL Viewer 运行程序 进入生成原理图界面 原理图如下所示 4 心得体会 通过本课程设计 自己学会了很多 以前只是完全按 照书上的模式来连接电路图 现在学会了如何自己动手去 构造实验原理图 并且大致能解决实验过程中出现的一些 基本问题 在设计的过程中 我们总是不能出现正确的结果 后 来和同学讨论才找出了原因 是我们的原理图画错了造成 的 在设计的过程中 遇到了困难的问题就和同学讨论 这样 可以解决很多问题 经过这次的设计 让我们对 Quartus 更加深入的了解 及深层次的研究 对各模块及功能的更加的熟悉 同时 加深了对数字系统设计这门学科的认识 5 参考文献 1 David A Hodge Analysis and Design of Digital Integrated Circuits in Deep submicron Technology Thrid Edition 清华大写出版社 2006 年 2 王金明 数字系统设计与 Verilog HDL 电子工 业出版社 2011 年 3 Mmichael john sebastian smith 专用集成电路 电子工业出版社 2004 年 4 阎石 数字电子技术基础 高等教育出版社 2006 年 课程设计评分表课程设计评分表 学生姓名 郑炯威 课程设计题目 四位加法器 项目内容满分 实 评 能结合所学课程知识 有一定的能力训练 符合选题要求 5 人一题 10 选 题 工作量适中 难易度合理 10 能 力 能熟练应用所学知识 有一定查阅文献及运用文献资料能 力 10 理论依据充分 数据准确 公式推导正确 10 能应用计算机软件进行编程 资料搜集录入 加工 排版 制图等 10 水 平 能体现创造性思维 或有独特见解10 总体设计正确 合理 各项技术指标符合要求 10 说明书综述简练完整 概念清楚 立论正确 技术用语准 确 结论严谨合理 分析处理