湖南工大-数电实验五__计__数__器

湖南工大 数电实验五 计 数 器 第第 1 页页 共共 7 页页 实验五 计 数 器 一 实验目的 1 学习用集成触发器构成计数器的方法 2 熟悉中规模集成十进制计数器的逻辑功能及使用方法 3 学习计数器的功能扩展 4 了解集成译码器及显示器的应用 二 实验原理 计数器是一种重要的时序逻辑电路 它不仅可以计数 而且用作定时控制 及进行数字运算等 按计数功能计数器可分加法 减法和可逆计数器 根据计 数体制可分为二进制和任意进制计数器 而任意进制计数器中常用的是十进制 计数器 根据计数脉冲引入的方式又有同步和异步计数器之分 1 用 D 触发器构成异步二进制加法计数器和减法计数器 图 10 1 是用四只 D 触发器构成的四位二进制异步加法计数器 它的连接 特点是将每只 D 触发器接成 T 触发器形式 再由低位触发器的端和高一位的Q CP 端相连接 即构成异步计数方式 若把图 10 1 稍加改动 即将低位触发器 的 Q 端和高一位的 CP 端相连接 即构成了减法计数器 图 10 1 本实验采用的 D 触发器型号为 74LS74A 引脚排列见前述实验 2 中规模十进制计数器 中规模集成计数器品种多 功能完善 通常具有予置 保持 计数等多种 功能 74LS192 同步十进制可逆计数器具有双时钟输入 可以执行十进制加法 和减法计数 并具有清除 置数等功能 引脚排列如图 10 2 所示 其中 湖南工大 数电实验五 计 数 器 第第 2 页页 共共 7 页页 置数端 CPu 加计数端 CPD 减计数端 非同步借位输LDBO 出端 非同步进位输出端 QA QB QC QD 计数器输出端 CO DA DB DC DD 数据输入端 CR 清除端 表 10 1 为 74LS192 功能表 说明如下 当清除端为高电平 1 时 计数器直接清零 称为异步清零 执行其它功 能时 CR 置低电平 当 CR 为低电平 置数端为低电平时 数据直接从置数端LD DA DB DC DD置入计数器 当 CR 为低电平 为高电平时 执行计数功能 执行加计数时 减计LD 数端 CPD接高电平 计数脉冲由加计数端 Cpu输入 在计数脉冲上升沿进行 842 编码的十进制加法计数 执行减计数时 加计数端 CPu接高电平 计数脉 冲由减计数端 CPD输入 在计数脉冲上升沿进行 8421 编码十进制减法计数 表 10 2 为 8421 码十进制加 减计数器的状态转换表 图 10 2 表 10 1 输 入输 出 CRLD CPuCPDDDDCDBDAQDQCQBQA 1 0000 00 dcbadcba 01 1 加计数 011 减计数 3 计数器的级联使用 一只十进制计数器只能表示 0 9 十个数 在实际应用中要计的数往往很 大 一位数是不够的 解决这个问题的办法是把几个十进制计数器级联使用 以扩大计数范围 如图 10 3 所示为有两只 74LS192 构成的加计数级联电路图 连接特点是低位计数器的 CPu端接计数脉冲 进位输出端接到高一位计数CO 器的 CPu端 在加计数过程中 当低位计数器输出端由 1001 g10 变为 0000 g10 湖南工大 数电实验五 计 数 器 第第 3 页页 共共 7 页页 时 进位输出端输出一个上升沿 送到高一位的 CPu端 使高一位计数器CO 加 1 也就是说低位计数器每计满个位的十个数 则高位计数器计一个数 即 十位数 同理 在减计数过程中 当低位计数器的输出端由 0000 010 变到 1001 910 时 借位输出输出一个上升沿 送到高一位的 CPD端使高一位减BO 1 4 实现任意进制计数 利用中规模集成计数器中各控制及置数端 通过不同的外电路连接 使该 计数器成为任意进制计数器 达到功能扩展的目的 图 10 4 为利用 74LS192 的置数端的置数功能构成五进制加法计数器的原理图 状态转换表如表LD 10 3 所示 它的工作过程是 预先在置数输入端输入所需的数 本例为 DDDCDDDA 0000 假该计数器从 0000 状态开始按 8421 编码计数 当输出状态 达到 0100 后再来一个计数脉冲 计数器输出端先出现 QDQCQBQA 0101 此时 与非门输出立刻变为低电平 于是四位并行数据 DDDCDBDA 0000 被置入计数 器中 即 QDQCQBQA 0000 实现了五进制计数 紧接 LD 恢复高电平 为第二 次循环作好准备 这种方法的缺点是置数时间太短及利用了一个无效态 可能 会造成译码 显示部分产生误动作 此时 应采取措施消除之 表 10 2 输入脉冲数输出 QDQCQBQA 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 表 10 3 计数脉冲输出 C PQD QC QB QA 湖南工大 数电实验五 计 数 器 第第 4 页页 共共 7 页页 00 0 0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 5 0 1 0 1 0 0 0 0 0 5 译码及显示 计数器输出端的状态反映了计数脉冲的多少 为了把计数器的输出显示为 相应的数 需要接上译码器和显示器 计数器采用的码制不同 译码器电路也 不同 二 十进制译码器用于将二 十进制代码译成十进制数字 去驱动十 进制的数字显示器件 显示 0 9 十个数字 由于各种数字显示器件的工作方式 不同 因而对译码器的要求也不一样 中规模集成七段译码器 CC4511 用于共 阴极显示器 可以与磷砷化 LED 数码管 BS201 或 BS202 配套使用 4511 可以 把 8421 编码的十进制数译成七段输出 a b c d e f g 用以驱动共阴极 LED 图 10 5 为 LED 七个字段显示示意图 图 10 6 为计数 译码 显示的 结构框图 在实验台上已完成了译码 CC4511 和显示器 BS202 之间的连接 实 验时只要将十进制计数器的输出端 QA QB QC QD直接连接到译码器的相应 输入端 A B C D 即可显示 0 9 个数字 图 10 3 图 10 4 湖南工大 数电实验五 计 数 器 第第 5 页页 共共 7 页页 图 10 5 图 10 6 三 实验设备与器件 1 示波器 2 双 D 触发器 74LS74 2 同步十进制可逆计数器 74LS192 2 2 输入四与门 74LS00 1 四 实验内容 1 用 74LS74D 触发器构成四位二进制异步加法计数器 1 取两片 74LS74 先把 D 触发器接成 T 触发器 验证逻辑功能 待各触 发器工作正常后 再把它们按图 10 1 连接 端接逻辑开关 最低位 的 CP 端接单次脉冲源 输出端 QD QA接电平指示器 为防止干扰各触 发器端应接某固定高电平 可接 5V 电源处 2 清零后 由最低位触发器的 CP 端逐个送入单次脉冲 观察并列表记录 Q4 Q1状态 3 将单次脉冲改为频率为 1KHz的连续脉冲 用双踪示波器观察 CP QD QC QB QA波形 描绘之 4 将图 10 1 电路中的低位触发器的 Q 端和高一位的 CP 端相连接 构成 减法计数器 按实验内容 2 3 要求进行实验 观察并列表记录 QD QA状态 2 测试 74LS192 十进制可逆计数器的逻辑功能 计数脉冲由单次脉冲源提供 清零端 CR 置数端 数据输入端LD DA DB DC DD分别接逻辑开关 输出端 QA QB QC QD分别接实验台上 译码相应输入端 A B C D 及 0 1 指示器 接 0 1 指示器 CDBO RD SD 湖南工大 数电实验五 计 数 器 第第 6 页页 共共 7 页页 按表 10 1 逐项测试 74LS192 逻辑功能 判断此集成块功能是否正常 1 清除 令 CR 1 其它输入为任意状态 这时 QDQCQBQA 0000 译码显示为 0 字 清除功能完成后 置 CR 0 2 置数 令 CR 0 CPu CPD任意 数据输入端输入任意一组二进制数 DDDCDBDA dcba 令 0 观察计数器输出 dcba 是否已被置入 LD 予置功能完成后 置 1 LD 3 加计数 CR 0 CPD 1 CPu接单次脉冲源 LD 清零后由 CPu逐个送入 10 个单次脉冲 观察 QD QA及 CO 状态变化及数 码显示情况 观察输出状态变化是否发生在 CPu的上升沿 并用示波器观察 CPu QD QC QB QA波形 4 减计数 CR 0 CPu 1 CPD接单次脉冲源 LD 参照 3 进行实验 3 用两片 74LS192 组成两位十进制加法计数器 接图 10 3 连接实验电路 输入计数脉冲 进行由 00 99 累加计数 记录之 4 将两位十进制加法计数器改接成两位十进制减法计数器 实现由 99 00 递减计数 记录之 5 用 74LS192 及 74LS00 构成六进制加法计数器 按自拟电路连接实验电路 1 逐个送入单脉冲 观察并记录之 2 观察数码显示有否异常现象 如有 分析产生误动作原因 并提出解决 办法 五 实验报告 1 整理实验数据 并画出波形图 2 总结用中规模集成计数器构成任意进制计数器的方法 3 对实验中异常现象分析 六 预习要求 湖南工大 数电实验五 计 数 器 第第 7 页页 共共 7 页页 1 复习有关计数器部分内容 2 拟出实验中所需测试表格 3 画出用两片 74LS192 构成两位十进制减法计数器电路图 4 画出用 74LS192 及 74LS00 构成六进制加法计数器电路图 注 CC40192 同步十进制加 减计数器性能与 74LS192 相同 可互换使用