TTL、CMOS电平、OC门基本功

TTL CMOS 电平 电平 OC 门基本功门基本功 1 TTL TTL 集成电路的主要型式为晶体管 晶体管逻辑门 transistor transistor logic gate TTL 大部分都采大部分都采 用用 5V 电源 电源 1 输出高电平 Uoh 和输出低电平 Uol Uoh 2 4V Uol 0 4V 2 输入高电平和输入低电平 Uih 2 0V Uil 0 8V 2 CMOS CMOS 电路是电压控制器件 输入电阻极大输入电阻极大 对于干扰信号十分敏感 因此不用的输入端不应开路不用的输入端不应开路 接到地或者电源上 CMOS 电路的优点是噪声容限较宽 静态功耗很小 1 输出高电平 Uoh 和输出低电平 Uol Uoh VCC Uol GND 2 输入高电平 Uih 和输入低电平 Uil Uih 0 7VCC Uil 0 2VCC 从上面可以看出 在同样 5V 电源电压情况下 COMS 电路可以直接驱动 TTL 因为 CMOS 的输出高 电平大于 2 0V 输出低电平小于 0 8V 而 TTL 电路则不能直接驱动 CMOS 电路 TTL 的输出高电平为大于 2 4V 如果落在 2 4V 3 5V 之间 则 CMOS 电路就不能检测到高电平 低电平小于 0 4V 满足要求 所以 在 TTL 电路驱动 COMS 电路时需要加上拉电阻 如果出现不同电压电源的情况 也可以通过上面的方法进 行判断 如果电路中出现 3 3V 的 COMS 电路去驱动 5V CMOS 电路的情况 如 3 3V 单片机去驱动 74HC 这种情况有以下几种方法解决 最简单的就是直接将 74HC 换成 74HCT 74 系列的输入输出在下面有介绍 的芯片 因为 3 3V CMOS 可以直接驱动 5V 的 TTL 电路 或者加电压转换芯片 还有就是把单片机的 I O 口设为开漏 然后加上拉电阻到 5V 这种情况下得根据实际情况调整电阻的大小 以保证信号的上升沿时 间 三 74 系列简介 74 系列可以说是我们平时接触的最多的芯片 74 系列中分为很多种 而我们平时用得最多的应该是以 下几种 74LS 74HC 74HCT 这三种 这三种系列在电平方面的区别如下 输入电平输入电平 输出电平输出电平 74LS TTL 电平电平 TTL 电平电平 74HC COMS 电平电平 COMS 电平电平 74HCT TTL 电平电平 COMS 电平电平 TTL 和和 CMOS 电平电平 1 TTL 电平 什么是 TTL 电平 输出高电平 2 4V 输出低电平 2 0V 输入低电平 0 8V 噪 声容限是 0 4V 2 CMOS 电平 1 逻辑电平电压接近于电源电压 0 逻辑电平接近于 0V 而且具有很宽的噪声容限 3 电平转换电路 因为 TTL 和 COMS 的高低电平的值不一样 ttl 5vcmos 3 3v 所以互相连 接时需要电平的转换 就是用两个电阻对电平分压 没有什么高深的东西 4 OC 门 即集电极开路门电路 OD 门 即漏极开路门电路 必须外界上拉电阻和电源才能将开关 电平作为高低电平用 否则它一般只作为开关大电压和大电流负载 所以又叫做驱动门电路 5 TTL 和 COMS 电路比较 1 TTL 电路是电流控制器件 而电路是电流控制器件 而 CMOS 电路是电压控制器件 电路是电压控制器件 2 TTL 电路的速度快 传输延迟时间短 5 10ns 但是功耗大 COMS 电路的速度慢 传输延迟时间 长 25 50ns 但功耗低 COMS 电路本身的功耗与输入信号的脉冲频率有关 频率越高 芯片集越热 这是 正常现象 3 COMS 电路的锁定效应电路的锁定效应 COMS 电路由于输入太大的电流 内部的电流急剧增大 除非切断电源 电流一直在增大 这种效应就是锁定效应 当产生锁定效应时 COMS 的内部电流能达到 40mA 以上 很 容易烧毁芯片 防御措施 1 在输入端和输出端加钳位电路 使输入和输出不超过不超过规定电压 2 芯片的电源输入端加去耦电路 防止 VDD 端出现瞬间的高压 3 在 VDD 和外电源之间加限流电阻 即使有大的电流也不让它进去 4 当系统由几个电源分别供电时 开关要按下列顺序 开启时 先开启 COMS 路得电 源 再开启输 入信号和负载的电源 关闭时 先关闭输入信号和负载的电源 再关闭 COMS 电路的电源 6 COMS 电路的使用注意事项 1 COMS 电路时电压控制器件 它的输入总抗很大 对干扰信号的捕捉能力很强 所以 不用的管脚电路时电压控制器件 它的输入总抗很大 对干扰信号的捕捉能力很强 所以 不用的管脚 不要悬空 要接上拉电阻或者下拉电阻 给它一个恒定的电平 不要悬空 要接上拉电阻或者下拉电阻 给它一个恒定的电平 2 输入端接低内阻低内阻的信号源时 要在输入端和信号源之间要串联限流电阻串联限流电阻 使输入的电流限制在 1mA 之内 3 当接长信号传输线时 在 COMS 电路端接匹配电阻 4 当输入端接大电容时 应该在输入端和电容间接保护电阻 电阻值为 R V0 1mA V0 是外界电容上 的电压 5 COMS 的输入电流超过的输入电流超过 1mA 就有可能烧坏 就有可能烧坏 COMS 7 TTL 门电路中输入端负载特性 输入端带电阻特殊情况的处理 1 悬空时相当于输入端接高电平 因为这时可以看作是输入端接一个无穷大的电阻 2 在门电路输入端串联 10K 电阻后再输入低电平 输入端出呈现的是高电平而不是低电平 因为由 TTL 门电路的输入端负载特性可知 只有在输入端接的串联电阻小于只有在输入端接的串联电阻小于 910 欧时 它输入来的低电平信号才欧时 它输入来的低电平信号才 能被门电路识别出来 串联电阻再大的话输入端就一直呈现高电平 这个一定要注意 能被门电路识别出来 串联电阻再大的话输入端就一直呈现高电平 这个一定要注意 COMS 门电路就不门电路就不 用考虑这些了 用考虑这些了 8 TTL 电路有集电极开路 OC 门 MOS 管也有和集电极对应的漏极开路的 OD 门 它的输出就叫做 开漏输出 OC 门在截止时有漏电流输出 那就是漏电流 门在截止时有漏电流输出 那就是漏电流 为什么有漏电流呢 那是因为当三极管截止的时 候 它的基极电流约等于 0 但是并不是真正的为 0 经过三极管的集电极的电流也就不是真正的 0 而是 约 0 而这个就是漏电流 开漏输出 OC 门的输出就是开漏输出 OD 门的输出也是开漏输出 它可以吸收很大的电流 但是不 能向外输出电流 所以 为了能输入和输出电流 它使用的时候要跟电源和上拉电阻一齐用 OD 门一般作 为输出缓冲 驱动器 电平转换器以及满足吸收大负载电流的需要 9 什么叫做图腾柱 它与开漏电路有什么区别 TTL 集成电路中 输出有接上拉三极管的输出叫做图 腾柱输出 没有的叫做 OC 门 因为 TTL 就是一个三极管 图腾柱也就是两个三级管推挽相连 所以推挽 就是图腾 一般图腾式输出 高电平 400UA 低电平 8MA CMOS 器件不用的输入端必须连到高电平或低电平器件不用的输入端必须连到高电平或低电平 这是因为这是因为 CMOS 是高输入阻抗器件是高输入阻抗器件 理想状态 是没有输入电流的 如果不用的输入引脚悬空 很容易感应到干扰信号 影响芯片的逻辑运行 甚至静电积 累永久性的击穿这个输入端 造成芯片失效 另外 只有 4000 系列的 CMOS 器件可以工作在 15 伏电源下 74HC 74HCT 等都只能工作在 5 伏电源下 现在已经有工作在 3 伏和 2 5 伏电源下的 CMOS 逻辑电路芯 片了 CMOS 电平和 TTL 电平 CMOS 逻辑电平范围比较大 范围在 3 15V 比如 4000 系列当 5V 供电时 输出在 4 6 以上为高电平 输出在 0 05V 以下为低电平 输入在 3 5V 以上为高电平 输入在 1 5V 以下为低 电平 而对于 TTL 芯片 供电范围在 0 5V 常见都是 5V 如 74 系列 5V 供电 输出在 2 7V 以上为高电 平 输出在 0 5V 以下为低电平 输入在 2V 以上为高电平 在 0 8V 以下为低电平 因此 CMOS 电路与 TTL 电路就有一个电平转换的问题 使两者电平域值能匹配 有关逻辑电平的一些概念 要了解逻辑电平 的内容 首先要知道以下几个概念的含义 输入高电平 Vih 保证逻辑门的输入为高电平时所允许的最小输入高电平 当输入电平高于 Vih 时 则认为输入电平为高电平 输入低电平 Vil 保证逻辑门的输入为低电平时所允许的最大输入低电平 当输入电平低于 Vil 时 则认为输入电平为低电平 输出高电平 Voh 保证逻辑门的输出为高电平时的输出电平的最小值 逻辑门的输出为高电平时 的电平值都必须大于此 Voh 输出低电平 Vol 保证逻辑门的输出为低电平时的输出电平的最大值 逻辑门的输出为低电平时的 电平值都必须小于此 Vol 阀值电平 Vt 数字电路芯片都存在一个阈值电平 就是电路刚刚勉强能翻转动作时的电平 它是一个 界于 Vil Vih 之间的电压值 对于 CMOS 电路的阈值电平 基本上是二分之一的电源电压值 但要保证稳 定的输 出 则必须要求输入高电平 Vih 输入低电平 Vih Vt Vil Vol Ioh 逻辑门输出为高电平时的负载电流 为拉电流 拉和灌是站在外围电路的角度上考虑的 Iol 逻辑门输出为低电平时的负载电流 为灌电流 Iih 逻辑门输入为高电平时的电流 为灌电流 Iil 逻辑门输入为低电平时的电流 为拉电流 门电路输出极在集成单元内不接负载电阻而直接引出作为输出端 这种形式的门称为开路门 开路的 TTL CMOS ECL 门分别称为集电极开路 OC 漏极开路 OD 发射极开路 OE 使用时应审查是 否接上拉电阻 OC OD 门 或下拉电阻 OE 门 以及电阻阻值是否合适 对于集电极开路 OC 门 其上拉电阻阻值 RL 应满足下面条件 1 RL VCC Vol Iol m Iil 其中 n 线与的开路门数 m 被驱动的输入端数 常用的逻辑电平有 TTL CMOS LVTTL ECL PECL GTL RS232 RS422 LVDS 等 其中 TTL 和 CMOS 的逻辑电平按典型电压可分为四类 5V 系列 5V TTL 和 5V CMOS 3 3V 系列 2 5V 系 列和 1 8V 系列 5V TTL 和 5V CMOS 逻辑电平是通用的逻辑电平 3 3V 及以下的逻辑电平被称为低电压逻辑电平 常用的为 LVTTL 电平 低电压的逻辑电平还有 2 5V 和 1 8V 两种 ECL PECL 和 LVDS 是差分输入输出 RS 422 485 和 RS 232 是串口的接口标准 RS 422 485 是差分输入输出 是差分输入输出 RS 232 是单端输入输出 是单端输入输出 OC 门 又称集电极开路 漏极开路 与非门门电路 Open Collector Open Drain 为什么引入 OC 门 实际使用中 有时需要两个或两个以上与非门的输出端连接在同一条导线上 将这些与非门上的数据 状态电平 用同一条导线输送出去 因此 需要一种新的与非门电路 OC 门来实现 线与逻辑 OC 门主 要用于 3 个方面 实现与或非逻辑 用做电平转换 用做驱动器 由于 OC 门电路的输出管的集电极悬空 使用时需外 接一个上拉电阻 Rp 到电源 VCC OC 门使用上拉电阻以输出高电平 此外为了加大输出引脚的驱动能力 上拉电阻阻值的选择原则 从降低功耗及芯片的灌电流能力考虑应当足够大 从确保足够的驱动电流考虑 应当足够小 线与逻辑 即两个输出端 包括两个以上 直接互连就可以实现 AND 的逻辑功能 在总线传输等实 际应用中需要多个门的输出端并联连接使用 而一般 TTL 门输出端并不能直接并接使用 否则这些门的输 出管之间由于低阻抗形成很大的短路电流 灌电流 而烧坏器件 在硬件上 可用 OC 门或三态门 ST 门 来实现 用 OC 门实现线与 应同时在输出端口应加一个上拉电阻 三态门 ST 门 主要用在应用于多个门输出共享数据总线 为避免多个门输出同时占用数据总线 这 些门的使能信号 EN 中只允许有一个为有效电平 如高电平 由于三态门的输出是推拉式的低阻输出 且不需接上拉 负载 电阻 所以开关速度比 OC 门快 常用三态门作为输出缓冲器 什么是什么是 OC OD 集电极开路门 集电极开路 OC 或漏极开路 OD Open Drain 是漏极开路输出的意思 相当于集电极开 路 Open Collector 输出 即 TTL 中的集电极开路 OC 输出 一般用于线或 线与 也有的用于电流驱动 Open Drain 是对 MOS 管而言 Open Collector 是对双极型管而言 在用法上没啥区别 开漏形式的电路有 以下几个特点 a 利用外部电路的驱动能力 减少 IC 内部的驱动 或驱动比芯片电源电压高的负载 b 可以将多个开漏输出的 Pin 连接到一条线上 通过一只上拉电阻 在不增加任何器件的情况下 形成 与逻辑 关系 这也是 I2C SMBus 等总线判断总线占用状态的原理 如果作为图腾输出必须接上拉电 阻 接容性负载时 下降延是芯片内的晶体管 是有源驱动 速度较快 上升延是无源的外接电阻 速度 慢 如果要求速度高电阻选择要小 功耗会大 所以负载电阻的选择要兼顾功耗和速度 c 可以利用改变上拉电源的电压 改变传输电平 例如加上上拉电阻就可以提供 TTL CMOS 电平输出 等 d 开漏 Pin 不连接外部的上拉电阻 则只能输出低电平 一般来说 开漏是用来连接不同电平的器件 匹配电平用的 正常的 CMOS 输出级是上 下两个管子 把上面的管子去掉就是 OPEN DRAIN 了 这种输出的主要 目的有两个 电平转换和线与 由于漏级开路 所以后级电路必须接一上拉电阻 上拉电阻的电源电压就 可以决定输出电平 这样你就可以进行任意电平的转换了 线与功能主要用于有多个电路对同一信号进行 拉低操作的场合 如果本电路不想拉低 就输出高电平 因为 OPEN DRAIN 上面的管子被拿掉 高电平是 靠外接的上拉电阻实现的 而正常的 CMOS 输出级 如果出现一个输出为高另外一个为低时 等于电源短 路 OPEN DRAIN 提供了灵活的输出方式 但是也有其弱点 就是带来上升沿的延时 因为上升沿是通过 外接上拉无源电阻对负载充电 所以当电阻选择小时延时就小 但功耗大 反之延时大功耗小 所以如果 对延时有要求 则建议用下降沿输出 TTL 与与 CMOS 集成电路集成电路 目前应用最广泛的数字电路是 TTL 电路和 CMOS 电路 1 TTL 电路 TTL 电路以双极型晶体管为开关元件 所以又称双极型集成电路 双极型数字集成电 路是利用电子和空穴两种不同极性的载流子进行电传导的器件 它具有速度高 开关速度快 它具有速度高 开关速度快 驱动能力强 驱动能力强 等优点 但其功耗较大 集成度相对较低等优点 但其功耗较大 集成度相对较低 根据应用领域的不同 它分为 54 系列和 74 系列 前者为军品 一般工业设备和消费类电子产品多用后者 74 系列数字集成电路是国际上通用的标准电路 其品种分为六 大类 74 标准 74S 肖特基 74LS 低功耗肖特基 74AS 先进肖特基 74ALS 先 进低功耗肖特基 74F 高速 其逻辑功能完全相同 2 CMOS 电路 MOS 电路又称场效应集成电路 属于单极型数字集成电路 单极型数字集成电路 中只利用一种极性的载流子 电子或空穴 进行电传导 它的主要优点是输入阻抗高 功耗低 抗干扰能输入阻抗高 功耗低 抗干扰能 力强且适合大规模集成力强且适合大规模集成 特别是其主导产品 CMOS 集成电路有着特殊的优点 如静态功耗几乎为零 输出 逻辑电平可为 VDD 或 VSS 上升和下降时间处于同数量级等 因而 CMOS 集成电路产品已成为集成电路 的主流之一 其品种包括 4000 系列的 CMOS 电路以及 74 系列的高速 CMOS 电路 其中 74 系列的高速 CMOS 电路又分为三大类 HC 为 CMOS 工作电平 HCT 为 TTL 工作电平 它可与 74LS 系列互换使用 HCU 适用于无缓冲级的 CMOS 电路 74 系列高速 CMOS 电路的逻辑功能和引脚排列与相应的 74LS 系列 的品种相同 工作速度也相当高 功耗大为降低 另外 随着推出 BiCMOS 集成电路 它综合了双极和 MOS 集成电路的优点 普通双极型门电路的长 处正在逐渐消失 一些曾经占主导地位的 TTL 系列产品正在逐渐退出市场 CMOS 门电路不断改进工艺 正朝着高速 低耗 大驱动能力 低电源电压的方向发展 BiCMOS 集成电路的输入门电路采用 CMOS 工 艺 其输出端采用双极型推拉式输出方式 既具有 CMOS 的优势 又具有双极型的长处 已成为集成门电 路的新宠 3 CMOS 集成电路的性能及特点 功耗低 CMOS 集成电路采用场效应管 且都是互补结构 工作时两个串联的场效应管总是处于一个管 导通另一个管截止的状态 电路静态功耗理论上为零 实际上 由于存在漏电流 CMOS 电路尚有微量静 态功耗 单个门电路的功耗典型值仅为 20mW 动态功耗 在 1MHz 工作频率时 也仅为几 mW 工作电压范围宽 CMOS 集成电路供电简单 供电电源体积小 基本上不需稳压 国产 CC4000 系列的 集成电路 可在 3 18V 电压下正常工作 逻辑摆幅大 CMOS 集成电路的逻辑高电平 1 逻辑低电平 0 分别接近于电源高电位 VDD 及电源低 电位 VSS 当 VDD 15V VSS 0V 时 输出逻辑摆幅近似 15V 因此 CMOS 集成电路的电压利用系数在 各类集成电路中指标是较高的 抗干扰能力强 CMOS 集成电路的电压噪声容限的典型值为电源电压的 45 保证值为电源电压的 30 随着电源电压的增加 噪声容限电压的绝对值将成比例增加 对于 VDD 15V 的供电电压 当 VSS 0V 时 电路将有 7V 左右的噪声容限 输入阻抗高 CMOS 集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络 故比一般场 效应管的输入电阻稍小 但在正常工作电压范围内 这些保护二极管均处于反向偏置状态 直流输入阻抗 取决于这些二极管的泄露电流 通常情况下 等效输入阻抗高达 103 1011 因此 CMOS 集成电路几乎不 消耗驱动电路的功率 温度稳定性能好 由于 CMOS 集成电路的功耗很低 内部发热量少 而且 CMOS 电路线路结构和电 气参数都具有对称性 在温度环境发生变化时 某些参数能起到自动补偿作用 因而 CMOS 集成电路的温 度特性非常好 一般陶瓷金属封装的电路 工作温度为 55 125 塑料封装的电路工作温度范围为 45 85 扇出能力强 扇出能力是用电路输出端所能带动的输入端数来表示的 由于 CMOS 集成电路的输入阻 抗极高 因此电路的输出能力受输入电容的限制 但是 当 CMOS 集成电路用来驱动同类型 如不考虑速 度 一般可以驱动 50 个以上的输入端 抗辐射能力强 CMOS 集成电路中的基本器件是 MOS 晶体管 属于多数载流子导电器件 各种射线 辐射对其导电性能的影响都有限 因而特别适用于制作航天及核实验设备 可控性好 CMOS 集成电路输出波形的上升和下降时间可以控制 其输出的上升和下降时间的典型值为 电路传输延迟时间的 125 140 接口方便 因为 CMOS 集成电路的输入阻抗高和输出摆幅大 所以易于被其他电路所驱动 也容易驱 动其他类型的电路或器件 Q 为什么 为什么 BJT 比比 CMOS 速度要快速度要快 A 很多人只知道 BJT 比 CMOS 快 但不知道为什么 主要是受迁移率的影响 以 NPN 管和 NMOS 为例 BJT 中的迁移率是体迁移率 大约为 1350cm2 vs NMOS 中是半导体表面迁移率 大约在 400 600cm2 vs 所以 BJT 的跨导要高于 MOS 的 速度快于 MOS 这也是 NPN NMOS 比 PNP PMOS 快 的原因 NPN 比 PNP 快也是因为载流子迁移率不同 NPN 中的基区少子是电子 迁移率大 1350 左右 PNP 的基区少子是空穴 480 左右 所以同样的结构和尺寸的管子 NPN 比 PNP 快 所以在双极工艺中 是以作 NPN 管为主 PNP 都是在兼容的基础上做出来的 MOS 工艺都是以 N 阱 PSUB 工艺为主 这种工 艺可做寄生的 PNP 管 要做 NPN 管就要是 P 阱 NSUB 工艺 BJT 是之所以叫 bipolar 是因为基区中既存 在空穴又存在电子 是两种载流子参与导电的 而 MOS 器件的反形层中只有一种载流子参与导电 但并不 是因为两种载流子导电总的迁移率就大了 而且情况可能恰恰相反 因为载流子的迁移率是与温度和掺杂 浓度有关的 半导体的掺杂浓度越高 迁移率越小 而在 BJT 中 少子的迁移率起主要作用 NPN 管比 PNP 管快的原因是 NPN 的基子少子是电子 PNP 的是空穴 电子的迁移率比空穴大 NMOS 比 PMOS 快 也是这个原因 而 NPN 比 NMOS 快的原因是 NPN 是体器件 其载流子的迁移率是半导体内的迁移率 NMOS 是表面器件 其载流子的迁移率是表面迁移率 因为反形层是在栅氧下的表面形成的 而半导体的 体迁移率大于表面迁移率 TTL 和和 CMOS 逻辑器件逻辑器件 逻辑器件的分类方法有很多 下面以逻辑器件的功能 工艺特点和逻辑电平等方法来进行简单描述 1 TTL 和 CMOS 器件的功能分类 按功能进行划分 逻辑器件可以大概分为以下几类 门电路和 反相器 选择器 译码器 计数器 寄存器 触发器 锁存器 缓冲驱动器 收发器 总线开关 背板驱 动器等 1 门电路和反相器逻辑门主要有与门 74X08 与非门 74X00 或门 74X32 或非门 74X02 异或门 74X86 反相器 74X04 等 2 选择器选择器主要有 2 1 4 1 8 1 选择器 74X157 74X153 74X151 等 3 编 译码器编 译码器主要有 2 4 3 8 和 4 16 译码器 74X139 74X138 74X154 等 4 计数器计数器主要有同步计数器 74X161 和异步计数器 74X393 等 5 寄存器寄存器主要有串 并移位寄存器 74X164 和并 串寄存器 74X165 等 6 触发器触发器主要有 J K 触发器 带三态的 D 触发器 74X374 不带三态的 D 触发器 74X74 施密 特触发器等 7 锁存器锁存器主要有 D 型锁存器 74X373 寻址锁存器 74X259 等 8 缓冲驱动器缓冲驱动器主要有带反向的缓冲驱动器 74X240 和不带反向的缓冲驱动器 74X244 等 9 收发器收发器主要有寄存器收发器 74X543 通用收发器 74X245 总线收发器等 10 总线开关总 线开关主要包括总线交换和通用总线器件等 10 背板驱动器背板驱动器主要包括 TTL 或 LVTTL 电平与 GTL GTL GTLP 或 BTL 之间的电平 转换器件 2 TTL 和 MOS 逻辑器件的工艺分类特点 按工艺特点进行划分 逻辑器件可以分为 Bipolar CMOS BiCMOS 等工艺 其中包括器件系列有 Bipolar 双极 工艺的器件有 TTL S LS AS F ALS CMOS 工艺的器件有 HC HCT CD40000 ACL FCT LVC LV CBT ALVC AHC AHCT CBTLV AVC GTLP BiCMOS 工艺的器件有 BCT ABT LVT ALVT 3 TTL 和 CMOS 逻辑器件的电平分类特点 TTL 和 CMOS 的电平主要有以下几种 5VTTL 5VCMOS Vih 0 7 Vcc Vil 0 3 Vcc 3 3V 电平 2 5V 电平等 5V 的逻辑器件 5V 器件包含 TTL S LS ALS AS HCT HC BCT 74F ACT AC AHCT AHC ABT 等系列器件 3 3V 及以下的逻辑器件包含 LV 的和 V 系列及 AHC 和 AC 系列 主要有 LV AHC AC ALB LVC ALVC LVT 等系列器件 具体情况可以参考下图 图 1 TI 公司的逻辑器件示例图 4 包含特殊功能的逻辑器件 A 总线保持功能 Bus hold 由内部反馈电路保持输入端最后的确定状态 防止因输入端浮空的不确定而导致器件振荡自激损坏 输入端无需外接上拉或下拉电阻 节省 PCB 空间 降低了器件成本开销和功耗 ABT LVT ALVC ALVCH ALVTH LVC GTL 系列器件有此功能 命名特征为附加了 H 如 74ABTH16244 图 2 总线保持功能图 图 3 串行阻尼电阻图 B 串联阻尼电阻 series damping resistors 输出端加入串联阻尼电阻可以限流 有助于降低信号上冲 下冲噪声 消除线路振铃 改善信号质量 具有此特征的 ABT LVC LVT ALVC 系列器件在命名中加入了 2 或 R 以示区别 如 ABT162245 ALVCHR162245 对于单向驱动器件 串联电阻加在其输出端 命名如 SN74LVC2244 对于 双向的收发器件 串联电阻加在两边的输出端 命名如 SN74LVCR2245 C 上电 掉电三态 PU3S Power up power down 3 state 即热拔插性能 上电 掉电时器件输出端为三态 Vcc 阀值为 2 1V 应用于热拔插器件 板卡产品 确保 拔插状态时输出数据的完整性 多数 ABT LVC LVT LVTH 系列器件有此特征 D ABT 器件 Advanced BiCMOS Technology 结合了 CMOS 器件 如 HC HCT LV LVC ALVC AHC AHCT 的高输入阻抗特性和双极性器件 Bipolar 如 TTL LS AS ALS 输出驱动能力强的特点 包括 ABT LVT ALVT 等系列器件 应用于 低电压 低静态功耗环境 E Vcc GND 对称分布 16 位 Widebus 器件的重要特征 对称配置引脚 有利于改善噪声性能 AHC AHCT AVT AC ACT CBT LVT ALVC LVC ALB 系列 16 位 Widebus 器件有此特征 F 分离轨器件 Split rail 即双电源器件 具有两种电源输入引脚 VccA 和 VccB 可分别接 5V 或 3 3V 电源电压 如 ALVC164245 LVC4245 等 命名特征为附加了 4 5 逻辑器件的使用指南 多余不用输入管脚的处理 在多数情况下 集成电路芯片的管脚不会全部被使用 例如 74ABT16244 系列器件最多可以使用 16 路 I O 管脚 但实际上通常不会全部使用 这样就会存在悬空端子 所有数字逻辑器件的无用端子必须连接到所有数字逻辑器件的无用端子必须连接到 一个高电平或低电平 以防止电流漂移 具有总线保持功能的器件无需处理不用输入管脚 一个高电平或低电平 以防止电流漂移 具有总线保持功能的器件无需处理不用输入管脚 究竟上拉还是 下拉由实际器件在何种方式下功耗最低确定 244 16244 经测试在接高电平时静态功耗较小 而接地时静 态功耗较大 故建议其无用端子处理以通过电阻接电源为好 电阻值推荐为 1 10K 选择板内驱动器件的驱动能力 速度 不能盲目追求大驱动能力和高速的器件 应该选择能够满足设 计要求 同时有一定的余量的器件 这样可以减少信号过冲 改善信号质量 并且在设计时必须考虑信号 匹配 在对驱动能力和速度要求较高的场合 如高速总线型信号线 可使用 ABT LVT 系列 板间接口选择 ABT16244 245 或 LVTH16244 245 并在母板两端匹配 在不影响速度的条件下与母板接口尽量串阻 以抑 制过冲 保护器件 典型电阻值为 10 200 左右 另外 也可以使用并接二级管来进行处理 效果也不错 如 1N4148 等 抗冲击较好 在总线达到产生传输线效应的长度后 应考虑对传输线进行匹配 一般采用的方式有始端匹配 终端 匹配等 始端匹配是在芯片的输出端串接电阻 目的是防止信号畸变和地弹反射 特别当总线要透过接插件时 尤其须做始端匹配 内部带串联阻尼电阻的器件相当于始端匹配 由于其阻值固定 无法根据实际情况进 行调整 在多数场合对于改善信号质量收效不大 故此不建议推荐使用 始端匹配推荐电阻值为 10 51 在实际使用中可根据 IBIS 模型模拟仿真确定其具体值 由于终端匹配网络加重了总线负载 所以不应该因为匹配而使 Buffer 的实际驱动电流大于驱动器件所 能提供的最大 Source Sink 电流值 应选择正确的终端匹配网络 使总线即使在没有任何驱动源时 其线电压仍能保持在稳定的高电平 要注意高速驱动器件的电源滤波 如 ABT LVT 系列芯片在布线时 建议在芯片的四组电源引脚附近 分别接 0 1 或 0 01 电容 可编程器件任何电源引脚 地线引脚均不能悬空 在每个可编程器件的电源和地间要并接 0 1uF 的去 耦电容 去耦电容尽量靠近电源引脚 并与地形成尽可能小的环路 收发总线需有上拉电阻或上下拉电阻 保证总线浮空时能处于一个有效电平 以减小功耗和干扰 373 374 273 等器件为工作可靠 锁存时钟输入建议串入 10 200 欧电阻 时钟 复位等引脚输入往往要求较高电平 必要时可上拉电阻 注意不同系列器件是否有带电插拔功能及应用设计中的注意事项 注意电平接口的兼容性 选用器件时要注意电平信号类型 对于有不同逻辑电平互连的情况 请遵守 本规范的相应的章节的具体要求 在器件工作过程中 为保证器件安全运行 器件引脚上的电压及电流应严格控制在器件手册指定的范 围内 逻辑器件的工作电压不要超出它所允许的范围 逻辑器件的输入信号不要超过它所能允许的电压输入范围 不然可能会导致芯片性能下降甚至损坏逻 辑器件 对开关量输入应串电阻 以避免过压损坏 对于带有缓冲器的器件不要用于线性电路 如放大器 TTL CMOS 器件的互连器件的互连 1 逻辑器件的互连总则 在不同逻辑电平器件之间进行互连时主要考虑以下几点 电平关系 必须保证在各自的电平范围内工作 否则 不能满足正常逻辑功能 严重时会烧毁芯片 驱动能力 必须根据器件的特性参数仔细考虑 计算和试验 否则很可能造成隐患 在电源波动 受 到干扰时系统就会崩溃 时延特性 在高速信号进行逻辑电平转换时 会带来较大的延时 设计时一定要充分考虑其容限 选用电平转换逻辑芯片时应慎重考虑 反复对比 通常逻辑电平转换芯片为通用转换芯片 可靠性高 设计方便 简化了电路 但对于具体的设计电路一定要考虑以上三种情况 合理选用 对于数字电路来说 各种器件所需的输入电流 输出驱动电流不同 为了驱动大电流器件 远距离传 输 同时驱动多个器件 都需要审查电流驱动能力 输出电流应大于负载所需输入电流 另一方面 TTL CMOS ECL 等输入 输出电平标准不一致 同时采用上述多种器件时应考虑电平之间的转换问题 我们在电路设计中经常遇到不同的逻辑电平之间的互连 不同的互连方法对电路造成以下影响 对逻辑电平的影响 应保证合格的噪声容限 Vohmin Vihmin 0 4V Vilmax Volmax 0 4V 并且 输出电压不超过输入电压允许范围 对上升 下降时间的影响 应保证 Tplh 和 Tphl 满足电路时序关系的要求和 EMC 的要求 对电压过冲的影响 过冲不应超出器件允许电压绝对最大值 否则有可能导致器件损坏 TTL 和和 CMOS 的逻辑电平关系如下图所示 的逻辑电平关系如下图所示 图 1 TTL 和 CMOS 的逻辑电平关系图 图 2 低电压逻辑电平标准 3 3V 的逻辑电平标准如前面所述有三种 实际的 3 3V TTL CMOS 逻辑器件的输入电平参数一般都使用 LVTTL 或 3 3V 逻辑电平标准 一般很少使用 LVCMOS 输入电平 输出电平参数在小电流负载时高低电 平可分别接近电源电压和地电平 类似 LVCMOS 输出电平 在大电流负载时输出电平参数则接近 LVTTL 电平参数 所以输出电平参数也可归入 3 3V 逻辑电平 另外 一些公司的手册中将其归纳如 LVTTL 的输 出逻辑电平 也可以 在下面讨论逻辑电平的互连时 对 3 3V TTL CMOS 的逻辑电平 我们就指的是 3 3V 逻辑电平或 LVTTL 逻辑电平 常用的 TTL 和 CMOS 逻辑电平分类有 5V TTL 5V CMOS 3 3V TTL CMOS 3 3V 5V Tol 和 OC OD 门 其中 3 3V 5V Tol 是指输入是 3 3V 逻辑电平 但可以忍受 5V 电压的信号输入 3 3V TTL CMOS 逻辑电平表示不能输入 5V 信号的逻辑电平 否则会出问题 注意某些 5V 的 CMOS 逻辑器件 它也可以工作于 3 3V 的电压 但它与真正的 3 3V 器件 是 LVTTL 逻辑电平 不同 比如其 VIH 是 2 31V 0 7 3 3V 工作于 3 3V 其实是 LVCMOS 逻辑输入电平 而 不是 2 0V 因而与真正的 3 3V 器件互连时工作不太可靠 使用时要特别注意 在设计时最好不要采用这类 工作方式 值得注意的是有些器件有单独的输入或输出电压管脚 此管脚接 3 3V 的电压时 器件的输入或输出逻 辑电平为 3 3V 的逻辑电平信号 而当它接 5V 电压时 输入或输出的逻辑电平为 5V 的逻辑电平信号 此 时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类 对于可编程器件 EPLD 和 FPGA 的互连也要根据器件本身的特点进行处理 以上 5 种逻辑电平类型之间的驱动关系如下表 上表中打钩 的表示逻辑电平直接互连没有问题 打星号 的表示要做特别处理 对于打星号 的逻辑电平的互连情况 具体见后面说明 一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接 10 1K 欧的电阻来实现 具 体阻值可以通过试验确定 如为可靠起见 可参考后面推荐的接法 从上表可看出 OC OD 输出加上拉电阻 可以驱动所有逻辑电平 5V TTL 和 3 3V 5VTol 可以被所有逻辑电平驱动 所以如果您的可编程逻辑器件 有富裕的管脚 优先使用其 OC OD 输出加上拉电阻实现逻辑电平转换 其次才用以下专门的逻辑器件转换 对于其他的不能直接互连的逻辑电平 可用下列逻辑器件进行处理 TI 的 AHCT 系列器件为 5V TTL 输入 5V CMOS 输出 TI 的 LVC LVT 系列器件为 TTL CMOS 逻辑电平输入 3 3V TTL LVTTL 输出 也可以用双轨器件替代 注意 不是所有的 LVC LVT 系列器件都能够运行 5V TTL CMOS 输入 一般只有带后缀 A 的和 LVCH LVTH 系列的可以 具体可以参考其器件手册 2 5V TTL 门作驱动源 驱动 3 3V TTL CMOS 通过 LVC LVT 系列器件 为 TTL CMOS 逻辑电平输入 LVTTL 逻辑电平输出 进行转换 驱动 5V CMOS 可以使用上拉 5V 电阻的方式解决 或者使用 AHCT 系列器件 为 5V TTL 输入 5VCMOS 输出 进行转 换 3 3 3V TTL CMOS 门作驱动源 驱动 5V CMOS 使用 AHCT 系列器件 为 5V TTL 输入 5V CMOS 输出 进行转换 3 3V TTL 电平 LVTTL 与 5V TTL 电平可以互连 4 5V CMOS 门作驱动源 驱动 3 3V TTL CMOS 通过 LVC LVT 器件 输入是 TTL CMOS 逻辑电平 输出是 LVTTL 逻辑电平 进行转换 5 2 5V CMOS 逻辑电平的互连 随着芯片技术的发展 未来使用 2 5V 电压的芯片和逻辑器件也会越来越多 这里简单谈一下 2 5V 逻 辑电平与其他电平的互连 主要是谈一下 2 5V 逻辑电平与 3 3V 逻辑电平的互连 注意 对于某些芯片 由于采用了优化设计 它的 2 5V 管脚的逻辑电平可以和 3 3V 的逻辑电平互连 此时就不需要再进行逻辑 电平的转换了 1 3 3V TTL CMOS 逻辑电平驱动 2 5V CMOS 逻辑电平 2 5V 的逻辑器件有 LV LVC AVC ALVT ALVC 等系列 其中前面四种系列器件工作在 2 5V 时可以 容忍 3 3V 的电平信号输入 而 ALVC 不行 所以可以使用 LV LVC AVC ALVT 系列器件来进行 3 3V TTL CMOS 逻辑电平到 2 5V CMOS 逻辑电平的转换 2 2 5V CMOS 逻辑电平驱动 3 3V TTL CMOS 逻辑电平 2 5V CMOS 逻辑电平的 VOH 为 2 0V 而 3 3V TTL CMOS 的逻辑电平的 VIH 也为 2 0V 所以直接互连的 话可能会出问题 除非 3 3V 的芯片本身的 VIH 参数明确降低了 此时可以使用双轨器件 SN74LVCC3245A 来进行 2 5V 逻辑电平到 3 3V 逻辑电平的转换 另外 使用 OC OD 们加上拉电阻应该也 是可以的 逻辑电平兼容与逻辑电平转换逻辑电平兼容与逻辑电平转换 BBS 上询问逻辑电平转换的人很多 几乎数日就冒一次头 而且电平转换的方法也不少 各有特点 我先做个简单实用的总结 省得老是重复讨论同样的问题 1 常用的电平转换方案 1 晶体管 上拉电阻法 就是一个双极型三极管或 MOSFET C D 极接一个上拉电阻到正电源 输入电平很灵活 输出电平大 致就是正电源电平 2 OC OD 器件 上拉电阻法 跟 1 类似 适用于器件输出刚好为 OC OD 的场合 3 74xHCT 系列芯片升压 3 3V 5V 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3 3V 5V 电平转换 这是由于 3 3V CMOS 的电平刚好和 5V TTL 电平兼容 巧合 而 CMOS 的输出电平总是接近 电源电平的 廉价的选择如 74xHCT HCT AHCT VHCT AHCT1G VHCT1G 系列 那个字母 T 就表示 TTL 兼 容 4 超限输入降压法 5V 3 3V 3 3V 1 8V 凡是允许输入电平超过电源的逻辑器件 都可以用作降低电平 这里的 超限 是指超过电源 许多较古老的器件都不允许输入电压超过电源 但越来越多的新器件取消 了这个限制 改变了输入级保护电路 例如 74AHC VHC 系列芯片 其 datasheets 明确注明 输入电压范围为 0 5 5V 如果采用 3 3V 供 电 就可以实现 5V 3 3V 电平转换 5 专用电平转换芯片 最著名的就是 164245 不仅可以用作升压 降压 而且允许两边电源不同步 这是最通用的电平转换方 案 但是也是很昂贵的 俺前不久买还是 45 片 虽是零售 也贵的吓人 因此若非必要 最好用前两个 方案 6 电阻分压法 最简单的降低电平的方法 5V 电平 经 1 6k 3 3k 电阻分压 就是 3 3V 7 限流电阻法 如果嫌上面的两个电阻太多 有时还可以只串联一个限流电阻 某些芯片虽然原则上不允许输入电平 超过电源 但只要串联一个限流电阻 保证输入保护电流不超过极限 如 74HC 系列为系列为 20mA 仍然是安 全的 8 无为而无不为法 只要掌握了电平兼容的规律 某些场合 根本就不需要特别的转换 例如 电路中用到了某种 5V 逻 辑器件 其输入是 3 3V 电平 只要在选择器件时选择输入为 TTL 兼容的 就不需要任何转换 这相当于 隐含适用了方法 3 9 比较器法 算是凑数 有人提出用这个而已 还有什么运放法就太恶搞了 2 电平转换的 五要素 1 电平兼容 解决电平转换问题 最根本的就是要解决逻辑器件接口的电平兼容问题 而电平兼容原则就两条 而电平兼容原则就两条 VOH VIH VOL VN VOL VIL VN 其中 VN 和 VN 表示正负噪声容限 只要掌握这个原则 熟悉各类器件的输入输出特性 可以很自然地找到合理方案 如前面的方案 3 4 都是正确利用器件输入特性的例子 2 电源次序 多电源系统必须注意的问题 某些器件不允许输入电平超过电源 如果没有电源时就加上输入 很可 能损坏芯片 这种场合性能最好的办法可能就是方案 5 164245 如果速度允许 方案 1 7 也可以考虑 3 速度 频率 某些转换方式影响工作速度 所以必须注意 像方案 1 2 6 7 由于电阻的存在 通过电阻给负载电 容充电 必然会影响信号跳沿速度 为了提高速度 就必须减小电阻 这又会造成功耗上升 这种场合方 案 3 4 是比较理想的 4 输出驱动能力 如果需要一定的电流驱动能力 方案 1 2 6 7 就都成问题了 这一条跟上一条其实是一致的 因为速 度问题的关键就是对负载电容的充电能力 5 路数 某些方案元器件较多 或者布线不方便 路数多了就成问题了 例如总线地址和数据的转换 显然应 该用方案 3 4 采用总线缓冲器芯片 245 541 16245 或者用方案 5 6 成本 供货 前面说的 164245 就存在这个问题 五要素 冒出第 6 个 因为这是非技术因素 而且太根本了 以至 于可以忽略 3V 与与 5V 混合系统中逻辑器接口问题混合系统中逻辑器接口问题 1 引言引言 近年来 随着便携式数字电子产品笔记本计算机 数字式移动电话 手持式测试仪表等的迅速发展 要求使用体积小 功耗低 电池耗电小的器件 数字系统的工作电压已经从 5V 降至 3V 甚至更低 例如 2 5V 和 1 8V 标准的引进 但是目前仍有许多 5V 电源的逻辑器件和数字器件可用 因此在许多设计中 3V 含 3 3V 逻辑系统和 5V 逻辑系统共存 而且不同的电源电压在同一电路板中混用 随着更低电压标准的 引进 不同电源电压逻辑器件问的接口问题会在很长一段时间内存在 本文讨论的是使用 TTL 和 CMOS 的 3V 和 5V 系统中逻辑器件间接口的基本概念和电路实例 理解了这些概念可避免不同电压的逻辑器件接 口时出现的问题和保证所设计的电路数据传输的可靠性 2 逻辑电平不同 接口时出现的问题逻辑电平不同 接口时出现的问题 在混合电压系统中 不同电源电压的逻辑器件相互接口时会存在以下 3 个主要问题 1 加到输入和输出引脚上允许的最大电压的限制问题 2 两个电源间电流的互串问题 3 必须满足的输入转换门限电平问题 器件对加到输入脚或输出脚的电压通常是有限制的 这些引脚有二极管或分离元件接到 Vcc 如果接 入的电压过高 则电流将会通过二极管或分离元件流向电源 例如 3V 器件的输入端接上 5V 信号 则 5V 电源将会向 3V 电源充电 持续的电流将会损坏二极管和电路元件 在等待或掉电方式时 3V 电源降落到 0V 大电流将流通到地 这使总线上的高电压被下拉到地 这 些情况将引起数据丢失和元件损坏 必须注意的是 不管是在必须注意的是 不管是在 3V 的工作状态或是的工作状态或是 0V 的等待状态部不允许