PCI接口时序测试方法

PCI 接口时序测试方法接口时序测试方法 1 参考文献 1 Intel R I O Controller Hub 4 ICH4 External Design Specification EDS No 589 2 PCI SPECIFICATION V2 2 2 测试目的 在 P4D 项目 Springdale G PE 中 主要看 PCI 接口的 PCICLK AD 和 C BE 3 0 等控制信号 的时序质量是否满足规范要求 3 测试内容和规范 特别说明特别说明 时序测试中时序测试中 PCI 接口的参考电平的值为接口的参考电平的值为 Vtest 1 5v 对对 5V 环境的环境的 PCI 卡卡 The following is refer to ICH4 Table 19 10 PCI Interface Timing SymParameterMinMaxUnitsNotesFigure t40AD 31 0 Valid Delay211nsMin 0pF Max 50pF 19 3 t41AD 31 0 Setup Time to PCICLK Rising7ns19 4 t42AD 31 0 Hold Time from PCICLK Rising0ns19 4 t43C BE 3 0 FRAME TRDY IRDY STOP PAR PERR PLOCK DEVSEL Valid Delay from PCICLK Rising 211nsMin 0pF Max 50pF 19 3 t44C BE 3 0 FRAME TRDY IRDY STOP PAR PERR PLOCK IDSEL DEVSEL Output Enable Delay from PCICLK Rising 2ns19 7 t45C BE 3 0 FRAME TRDY IRDY STOP PERR PLOCK DEVSEL GNT A B Float Delay from PCICLK Rising 228ns19 5 t46C BE 3 0 FRAME TRDY IRDY STOP SERR PERR DEVSEL Setup Time to PCICLK Rising 7ns19 4 t47C BE 3 0 FRAME TRDY IRDY STOP SERR PERR DEVSEL REQ A B Hold Time from PCICLK Rising 0ns19 4 t48PCIRST Low Pulse Width1ms19 6 t49GNT A B GNT 5 0 Valid Delay from PCICLK Rising212ns t50REQ A B REQ 5 0 Setup Timer to PCICLK Rising12ns The following is refer to PCI spec2 2 7 6 4 2 Timing Parameters Table 7 4 66MHz and 33 MHz Timing Parameters 66MHz33MHz7 SymbolParameterMinMaxMinMaxUnitsNotes TvalCLK to Signal Valid Delay bused signals26211ns1 2 3 8 Tval ptp CLK to Signal Valid Delay point to point signals 26212ns1 2 3 8 TonFloat to Active Delay22ns1 8 9 ToffActive to Float Delay1428ns1 9 TsuInput Setup Time to CLK bused signals37ns3 4 10 Tsu ptp Input Setup Time to CLK point to point signals 510 12ns3 4 ThInput Hold Time form CLK00ns4 TrstReset Active Time after power stable11ms5 Trst clkReset Active Time after CLK stable100100us5 Trst offReset Active to output float delay4040ns5 6 trrsu REQ64 to RST setup time10Tcy c 10Tcy c ns Trrh RST to REQ64 hold time050050ns TrhfaRST high to first Configuration access225225Clocks TrhffRST high to first FRAME assertion55clocks NOTES 1 See the timing measurement conditions in Figure 7 3 It is important that all driven signal transitions drive to their Voh of Vol level within one Tcyc 2 Minimum times are measured at the package pin with the load circuit shown in Figure 7 7 Maximum times are measured with the load circuit shown in Figures 7 5 and 7 6 3 REQ and GNT are point to point signal and have different input setup times than do bused signals GNT and REQ have a setup of 5 ns at 66 MHz All other signals are bused 4 See the timing measurement conditions in Figure 7 4 5 If M66EN is asserted CLK is stable when it meets the requirements in Section 7 6 4 1 RST is asserted and deasserted asynchronously with respect to CLK Refer to Section 4 3 2 for more information 6 All output drivers must be floated when RST is active Refer to Section 4 3 2 for more information 7 These values are duplicated from Section 4 2 3 2 and are included here for conparison 8 When M66EN is asserted the minimum specification for Tval min Tval ptp min and Ton may be reduced to 1ns if a mechanism is provided to guarantee a minimum value of 2 ns when M66EN is deasserted 9 For purposes of Active float timing measurements the Hi Z or off state is defined to be when the total current delivered through the component pin is less than or equal to the leakage current specification setup time applies only when the device is not driving the pin Devices cannot drive and receive signals at the same time Refer to Section 3 10 item 9 for additional details 4 PCI 接口信号说明 1 数据 地址和控制信号的对应关系 REQ GNT 点对点信号 AD 31 0 CBE 3 0 等其他信号 总线信号 3 对应每个具体项目 规范中的信号名和项目中的信号名有所区别 需要注意 5 测试配置 1 硬件设置 a 示波器 TEK7104 或带宽更高的示波器如 7404 b 探头 带宽为 1 5G 的探头 P6245 共 3 个 c 测试前各通道探头必须 deskew 保证测试结果的正确性 参考 deskew 方法 d 测试时调用配置文件 PCI set 自建 包括触发模式 触发电平 偏移电平 垂直与水平刻度等 e 注意 所需示波器带宽按照被测 CLOCK 和选通信号的上升和下降时 间确定 f 为减小读数误差 测试时尽量让显示图形充满屏幕 2 软件设置 运行 3Dmark2000 6 测试方法 1 tval tval 和 tval ptp 分别表示在驱动端数据信号和点对点的延迟时间 点对点信号指 REQ 和 GNT 其他所有信号都是总线信号 REQ 和 GNT 和其 他总线信号相比 在输出延迟时间和建立时间上的要求是不同的 GNT 要求建立 时间小于 10ns REQ 要求建立时间小于 12ns 1 1 参数意义 tval 表示在驱动端 数据信号的延迟时间 数据信号包括 ad 31 0 相对于 pciclk 从 Pciclk 信号的上升沿到总线信号输出有效的时间 Pciclk 信号的上升沿上参考 电平为 vtest 1 5V 总线信号的参考电平为 Vtest 5V 信号 Vtrise 和 Vtfall 3 3v 信号 目前主板上使用的 PCI 卡都工作在 5v 环境 5VIO 信号接在 Vcc 5V 上 所以 总线信号的参考电平也采用 1 5v 1 2 测试方法 说明 测试前各通道探头必须 deskew 保证测试结果的正确性 参考 deskew 方法 a driver 端测试 示波器使用三个通道 CH1 CH2 CH3 测试时选用一条数据信号的 两端用以判断是 Driver 还是 Receiver CH1 接在 AD0 靠近 ICH 一端 CH2 接在 AD0 靠近 PCI 设备 PCI 槽 一端 CH3 接在 PCICLK 靠近 PCI 槽一端 CH1 和 CH2 用来判定 ICH 处于读状态还是写状态 选用数据通道 CH1 作为示波 器的触发 当捕捉到的波形显示 CH1 超前 CH2 时 表明 ICH 处于写操作状态 此时用光标进行测量 b 说明 这里 driver 端指 ICH 1 3 图例 图中通道对应情况与所述内容有所区别 故图中结果仅供参考 2 tval ptp tval ptp 表示在驱动端点对点信号的延迟时间 2 1 参数意义 tval ptp 表示在驱动端 点对点信号的延迟时间 数据信号包括 REQ 和 GNT 相对于 pciclk 从 Pciclk 信号的上升沿到点对点信号输出有效的时间 Pciclk 信号的上升沿上参 考电平为 vtest 1 5V 点对点信号的参考电平为 Vtest 5V 信号 Vtrise 和 Vtfall 3 3v 信号 2 2 测试方法 说明 测试前各通道探头必须 deskew 保证测试结果的正确性 参考 deskew 方法 c driver 端测试 示波器使用三个通道 CH1 CH2 CH3 测试时选用 REQ 的两端 用以判断是 Driver 还是 Receiver CH1 接在 REQ 靠近 ICH 一端 CH2 接在 REQ 靠近 PCI 设备 PCI 槽 一端 CH3 接在 PCICLK 靠近 PCI 槽一端 CH1 和 CH2 用来判定 ICH 处于读状态还是写状态 选用数据通道 CH1 作为示波 器的触发 当捕捉到的波形显示 CH1 超前 CH2 时 表明 ICH 处于写操作状态 此时用光标进行测量 d 说明 这里 driver 端指 ICH e 测量 GNT 信号方法同 REQ 信号 2 3 图例 图中通道对应情况与所述内容有所区别 故图中结果仅供参考 3 tsu tsu 和 tsu ptp 分别表示在接收端数据信号和点对点信号的建立时间 3 1 参数意义 tsu 表示在接收端 数据信号的建立时间 数据信号包括 ad 31 0 相对于 pciclk 从总线信号输出有效到 Pciclk 信号的上升沿的时间 Pciclk 信号的上升沿上参考 电平为 vtest 1 5V 总线信号的参考电平为 Vtest 5V 信号 Vtrise 和 Vtfall 3 3v 信号 3 2 测试方法 说明 测试前各通道探头必须 deskew 保证测试结果的正确性 参考 deskew 方法 f driver 端测试 示波器使用三个通道 CH1 CH2 CH3 测试时选用一条数据信号的 两端用以判断是 Driver 还是 Receiver CH1 接在 AD0 靠近 ICH 一端 CH2 接在 AD0 靠近 PCI 设备 PCI 槽 一端 CH3 接在 PCICLK 靠近 PCI 槽一端 CH1 和 CH2 用来判定 ICH 处于读状态还是写状态 选用数据通道 CH1 作为示波 器的触发 当捕捉到的波形显示 CH1 读 CH2 时 表明 ICH 处于读操作状态 此 时用光标进行测量 g 说明 这里 driver 端指 ICH 3 3 图例 图中通道对应情况与所述内容有所区别 故图中结果仅供参考 4 tsu ptp tsu ptp 表示在接收端点对点信号的建立时间 点对点信号指 REQ 和 GNT 其他所有信号都是总线信号 REQ 和 GNT 和其 他总线信号相比 在输出延迟时间和建立时间上的要求是不同的 GNT 要求建立 时间小于 10ns REQ 要求建立时间小于 12ns 4 1 参数意义 tsu ptp 表示在驱动端 点对点信号的延迟时间 数据信号包括 REQ 和 GNT 相对于 pciclk 从点对点信号输出有效到 Pciclk 信号的上升沿的时间 Pciclk 信号的上升沿上参 考电平为 vtest 1 5V 点对点信号的参考电平为 Vtest 5V 信号 Vtrise 和 Vtfall 3 3v 信号 4 2 测试方法 说明 测试前各通道探头必须 deskew 保证测试结果的正确性 参考 deskew 方法 h driver 端测试 示波器使用三个通道 CH1 CH2 CH3 测试时选用 REQ 的两端 用以判断是 Driver 还是 Receiver CH1 接在 REQ 靠近 ICH 一端 CH2 接在 REQ 靠近 PCI 设备 PCI 槽 一端 CH3 接在 PCICLK 靠近 PCI 槽一端 CH1 和 CH2 用来判定 ICH 处于读状态还是写状态 选用数据通道 CH1 作为示波 器的触发 当捕捉到的波形显示 CH1 落后 CH2 时 表明 ICH 处于读操作状态 此时用光标进行测量 i 说明 这里 driver 端指 ICH j 测量 GNT 信号方法同 REQ 信号 4 3 图例 图中通道对应情况与所述内容有所区别 故图中结果仅供参考 5 th th 表示在接收端数据信号的保持时间 5 1