数字系统工作历史自动记录子系统设计

本科毕业设计（论文）毕业设计说明书（论文）数字系统工作历史自动记录子系统设计作 者 :学 号：学院 (系 ): 电子工程系专 业 : 通信工程指导教师： 评 阅 人： 2 年 6 月本科毕业设计（论文）毕业设计（论文）任务书学 院（系）： 电子工程系专 业 ： 通信工程学 生 姓 名 ：学 号：1设计 (论文 )题目 ： 数字系统工作历史自动记录子系统设 计 起 迄 日 期 : 25 日设计 (论文 )地点 : 电子工程系指 导 教 师 :专 业 负 责 人 :发任务书日期: 2005 年 3 月 1 日本科毕业设计（论文）毕 业 设 计（论 文）任 务 书1毕业设计（论文）课题的任务和要求：1、学习相关原理知识；2、实验方案确定及实验3、查询 10 篇以上文献，其中至少 1-2 篇外文资料；2毕业设计（论文）课题的具体工作内容（包括原始数据、技术要求、工作要求等）：1、学习相关原理知识；2、实验方案确定及实验3、完成论文撰写；4、外文资料翻译。本科毕业设计（论文）毕 业 设 计（论 文）任 务 书3对毕业设计（论文）课题成果的要求包括毕业设计(论文) 、图纸、实物样品等：1、毕业论文一份；2、英文文献一份，相应的中文译文一份。4毕业设计（论文）课题工作进度计划：起 迄 日 期 工 作 内 容2005 年1 月 15 日 3 月 31 日4 月 1 日 5 月 31 日6 月 1 日 6 月 20 日6 月 21 日 6 月 25 日系统学习，查阅资料，作开题报告实验方案确定及实验撰写毕业论文论文答辩所在专业审查意见：负责人： 年 月 日学院（系）意见：院（系）领导： 年 月 日本科毕业设计（论文）数字系统工作历史自动记录子系统设计摘要 本文是在现有的存储测试技术的基础上，研究设计的一种体积小、功耗低的微型存储测试系统。文章重点介绍了一种以单片机作为控制核心的自动记录系统。本文详细地给出了系统硬件设计方法、通信协议以及软件工作流程图，并对（FRAM）铁电存储器、I 2C总线及Atmega8515单片机做了简单介绍。最后，以Ramtron 公司推出的（FRAM）铁电存储器中的FM24CL64及ATMEL公司的Atmega8515单片机之间的通信为例，详细介绍了具体硬件电路图并通过12C总线对存储器进行编程，控制整个硬件系统的工作状态。关键词: 单片机, （FRAM）铁电存储器, I 2C 总线本科毕业设计（论文）ABSTRACT This paper develops a kind of memorized testing subminiature system featured low power dissipation and volume puniness that based on the current memorized testing technology. The article introduces self-registering system; single chip is used as the core of this system. It describes the design principle of the system. We give schematic circuit diagram of hardware, communication protocol and software flow-chars. Whats more, ( FRAM) ferroelectrics memory 、I 2C bus and Atmega8515 single chip is introduced. Finally, take the communication of the Atmega8515 single chip which is produced by ATMEL company and FM24CL64 in ferroelectrics memory that is released the company of Ramtron as an example, introduces in detail concrete hardware circuit and program the chips via 12C bus to control the work status of the whole hardware system.Keywords: single chip, (FRAM) ferroelectrics memory, I2C bus本科毕业设计（论文）目 录1 引言.11.1 存储测试的基本概念.11.2 国内外的发展趋势.11.3 本文的主要内容.22 综述.32.1 设计方案简介.32.1.1 方案一的设计思路.32.1.2 方案二的设计思路.42.1.3 两种设计方案的比较.42.2 通信协议的选取.52.2.1 串行与并行的比较.52.2.2 I2C 总线和 SPI 总线的比较 .52.3 存储器的选取.72.3.1 存储器的基础知识.82.3.2 FRAM 的背景 .82.3.2 FRAM 的原理 .82.3.3 FRAM 与其它存储技术比较 .92.4 单片机的选取.103 单片机及存储器的介绍.113.1 AVR 单片机Atmega8515 .113.1.1 Atmega8515 单片机的简介 .113.1.2 Atmega8515 单片机的主要性能 .113.1.3 外部中断.133.2 铁电存储器FM24CL64 .163.2.1 FM24CL64 的概述 .163.2.2 FM24CL64 的引脚及其功能 .173.2.3 FM24CL64 的动作时序及其相应的程序 .174 系统总体设计.24本科毕业设计（论文）4.1 系统组成及原理框图 .244.2 单片机外围电路的设计.244.2.1 电源电路的设计.244.2.2 晶体振荡电路的设计.254.2.3 触发电路的设计.254.2.4 复位电路的设计.264.3 单片机与存储器通信的实现.274.3.1 单片机与 FM24CL64 的连接.274.3.2 单片机与 FM24CL64 之间的通信.285 调试.305.1 调试所需设备.305.2 调试的基本步骤.305.3 调试中所遇到的问题及问题处理.305.4 注意事项.30结论.31附录一：原理图.32附录二：系统的总程序.33参考文献 .39致谢 .40英文资料翻译英文资料原文本科毕业设计（论文）1 引言1.1 存储测试的基本概念存储测试是指在对被测对象无影响或在允许范围的条件下，在被测体内置入微型数据采集与存储测试仪，现场实时完成信息的快速采集与记忆，事后回收记录仪，由计算机处理和再现测试信息的一种动态测试技术。实现动态参数存储测试技术的关键在于研制能够在被测环境内正常工作，对被测对象无影响或影响在允许范围内的数据采集与存储测试系统 1。存储测试是方便、经济、有效的测试手段，传统存储测试还存在体积较大，功耗过高、测试信号不多等缺陷，在一些特殊的测试场合，如测试参数多、时间长、而体积小的场合，原有的存储测试技术就难以胜任。所以就需要发展一种体积小、功耗低的新型微型存储测试系统。随着技术的不断成熟，存储测试系统在对电路进行最简设计前提下，使测试系统的元器件数量最少，电路系统功耗最低，并进行特殊的PCB板工艺设计及采用有效特种加工工艺，使用平面封装IC器件，小体积阻容器件，有效地减小电路模块的体积。从而有效地使测试系统适用于不同的应用环境的测试。1.2 国内外的发展趋势存储测试技术是在特殊环境条件下完成运动体工况参数测试的有效手段,应用前景广阔,它已经成为测试计量技术与仪器学科的一个重要分支。对于存储测试技术的研究,国外是从20世纪70年代末期开始,80年代初渐有文献报道。IES公司的52型高冲击模拟信号记录器可以达到400kHz的采样频率，可以工作在100,000g环境中，美国Sandia国家实验室于1999年研制并经过实验的微型高g值、单通道加速度记录仪，能够承受40,000g的加速度，采样频率为15kHz 2，体积只有1.4立方英尺，约为23 3,重量只0.2磅,约为91克 3。加拿大Controlex公司研制的非易失性固态记录仪能够承受 100，000g的侵彻过载，产品代号为CM343 ，采样频率为 100kHz，存储容量为 1M字，12位A/D采样，16位数据宽度的flash 存储器，有四位用来记录其它状态信号，能同时记录三轴加速度信号，加速度传感器采用三个压阻式加速度计，对于复杂的控制读写等各种本科毕业设计（论文）控是通过FPGA来完成的。国外在存储测试领域研究水平最高的有美、以、德、法等国家。美国海军洛伦斯研究所研制的用于弹丸侵彻舰船钢板的弹载存储记录仪等，技术水平均为世界先进。我国的存储测试技术自1993年有文献全面深入地研究了存储测试技术的若干理论问题和实践。1995年在综合分析研究多种存储测试系统设计规律的基础上，提出了存储测试系统宏观设计原理和系统状态设计理论。存储测试技术自“七五”开展研究以来，经过“八五” 、 “九五” ，研究取得了一定的成就。但与国外同类技术水平相比仍有一定的差距。为了使该技术在综合性能上有质的飞跃，我们必须下大力气对结构、体积和实现手段进行深入的研究，智能化、微型化将是我们研究的重点。1.2 本文的主要内容本文在现有的存储测试技术及其理论的基础上，利用超低功耗的（FRAM）铁电存储器研究设计出的工作历史自动记录系统。它具有结构简单、体积小、低功耗、可重复使用等优点。本文所涉及的内容如下：1. 选用设计合适的（FRAM）铁电存储器、单片机及通信协议。2. 分析介绍单片机的特性、管脚功能及其是如何实现控制作用的。3. 介绍（FRAM）铁电存储器的管脚功能、工作时序，并对工作时序进行编程。4. 设计出单片机的外围电路及其与存储器的连接图，编写出它们之间的通信程序，并对程序进行调试。本科毕业设计（论文）2 综述2.1 设计方案简介存储测试系统在对电路进行最简设计前提下，使测试系统的元器件数量最少，电路系统功耗最低，并进行特殊的PCB板工艺设计及采用有效特种加工工艺，使用平面封装IC器件，小体积阻容器件，有效地减小电路模块的体积。从而有效地使测试系统适用于不同的应用环境的测试。根据应用环境的不同，我设计出两种方案，一种是电池一直供电的，另一种是在掉电情况下数据仍能保存的系统。下面我分别对这两种方案进行介绍，然后比较两种方案的优缺点。2.1.1 方案一的设计思路该方案设计比较简单，只需一个计数芯片以及一个可以触发计数器工作的电路即可，但要求该设备必须可以长期供电。其原理框图如图 2.1 所示：图 2.1 原理框图触发电路是用来控制计数器工作的，每触发一次计数器加一，因此触发电路的设计是关键部分。计算机通过接口电路来控制最大使用次数及读取计数器的值。在设计电路时要注意：1. 在一定长的时间（系统工作一次所需的时间）内只能触发一次，即在该电路工作时，外部触发不再起作用。其中时间的长短由我们去设定。2. 要保持电源要长期供电。触发电路计数器计算机接口电路电源管理系统本科毕业设计（论文）3. 电路要简单，且功耗要尽量低。2.1.2 方案二的设计思路这种设计方案相对于第一种方案而言，比较复杂，但更具有实用性。它要考虑到电路在掉电情况下数据存储的问题，同时要求该系统功耗低、体积小。其原理框图如图2.2所示。图2.2 原理框图触发电路主要是用来触发单片机工作。即在上电后，系统便进入待触发状态，此时系统处于低功耗状态，在外部触发单片机成功之后，系统便进入正常的工作状态。但在一定长的时间（系统工作一次所需的时间）内只能触发一次，即在系统工作时，外部触发不再起作用。系统工作到设定的时间便再次进入低功耗模式。电源管理系统使电源保持在存储器及单片机所需要的电压范围内，同时使功耗达到最小。单片机主要用来控制存储器工作，并且与存储器进行数据传输。计算机通过接口电路来读出使用次数。2.1.3 两种设计方案的比较第一种方案设计思路比较简单，其缺点在于要求电源一直供电，一旦掉电数据将丢失。第二种设计思路应用范围更为广泛，同时也达到设计的要求即功耗低，体积触发电路存储器计算机接口电路电源管理系统单片机本科毕业设计（论文）小。可以将其应用在其他电路上，而不影响电路中的其它器件。同时由于所选用的存储器是非易失性的，因此在掉电时数据仍能长期保存。所以它更具有实用性。因此，本文主要是对第二种方案进行详细介绍。课题研究的工作之一就是如何选取设计合适的通信协议、存储器及单片机。2.2 通信协议的选取为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准则容易使不同设备间实现互连。计算机通信方式可以分为并行通信和串行通信，相应的通信总线被称为并行总线和串行总线。2.2.1串行与并行的比较 串行相比于并行的主要优点是线数较少。较少的线意味着所需要的控制器引脚较少。集成在一个微控制器中的并行总线一般需要8条或更多的线，线数的多少取决于设计中地址和数据的宽度，所以集成一个并行总线的芯片至少需要8个引脚来与外部器件接口，这增加了芯片的总体尺寸。相反地，使用串行总线可以将同样的芯片集成在一个较小的封装中。另外，在PCB板设计中并行总线需要更多的线来与其它外设接口，使PCB板面积更大、更复杂，从而增加了硬件成本。此外，我们还可以很容易地将一个新器件加到一个串行网络中去，而且不会影响网络中的其它器件。例如，可以很容易地去掉总线上旧器件并用新的来替代。最后，串行总线的故障自诊断和调试也非常简单，可以很容易地跟踪网络中一个有故障的器件并用新器件替换而不会干扰网络。由于我们设计的系统要求体积小，功耗小，可以将此系统可加到一个串行网络中去，而且不会影响网络中的其它器件。因此，我在设计中选取串行总线。常用的串行总线包括通用异步接收器传输总线、串行通信接口、同步外设接口(SPI)、内部集成电路(I 2C) 等。通过比较各种串行总线，我将采用SPI总线和I2C总线这两种串行总线中的一种。下面介绍这两种总线的通信、数据方向和通信本科毕业设计（论文）速度，并比较它们之间的不同，从而选出一种适合于本课题的串行总线。2.2.2I2C总线和SPI总线的比较1）I2C 总线I2C 总线是 Philips 公司开发的一种简单、双线二线制同步串行总线。该总线可用来与 EEPROM、ADC、DAC 和 LCD 这类慢速器件进行通信。a. I2C 通信 I2C 是一个半双工、多主总线，该总线网络有一个或几个主控器件和很多个从器件。信息由两条串行线传输：串行数据线(SDA)和串行时钟线(SCL)。 网络中的每一个器件都预指定一个 7 位或 10 位的地址。飞利浦会给器件制造商分配地址，也有一个特定的地址用于高速通信，以及一个通用呼叫地址用于与网络中所有器件的通信。10 位寻址的优点是允许更多的器件(高达 1024 个)布置在网络中。然而，总线中器件的数目取决于总线的电容量，必须限制在 400pF 以内。主控器件发起数据传送，并提供用于通信的时钟信号。通信开始于 SCL 为高电平时，SDA 由高到低的转换，紧接着是一个 7 位或 10 位的从地址，一个数据方向位(R/W)，一个应答位和停止状态。停止状态定义为在时钟信号为高时数据线电平由低到高的转换。每一个数据字节长度为 8 位，单次传送的字节数并没有限制。由于 I2C 是一个多主总线，因此可能两个或更多的主控器件同时试图访问总线，在时钟信号为高电平时，在总线上置“1”的主控器件赢得总线仲裁。I2C 有三种不同的运行模式：标准、快速和高速模式。在使用快速和高速模式时，可能某个从属器件不能像主控器件那么快地处理数据。此时，从属器件会将SCL 线拉至低电平来保持总线，这迫使主控器件进入等待状态，直至从属器件准备就绪。 b. 数据方向和通信速度 数据传输首先从最高位开始。I 2C总线设计用于三种数据传输速度，每个都向本科毕业设计（论文）下兼容性： 低速，数据传输率为0到100kbps；快速，数据传输率可以高达400kbps；高速，数据传输率可以高达3.4Mbps。2) 串行外设接口SPI(Serial Peripheral Interface-串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。a. SPI通信该总线通信基于主-从配置。它有以下4个信号： MOSI:主出/从入 MISO:主入/从出 SCK:串行时钟SS:从属选择 芯片上“从属选择”(slave-select)的引脚数决定了可连到总线上的器件数量。 在SPI传输中，数据是同步进行发送和接收的。数据传输的时钟基于来自主处理器的时钟脉冲，摩托罗拉没有定义任何通用SPI的时钟规范。b. 数据方向和通信速度 SPI 传输串行数据时首先传输最高位。波特率可以高达 5Mbps，具体速度大小取决于 SPI 硬件。3）比较I2C 和 SPI 都能用于低速器件的通信。在系统设计时要求体积小，功耗低,因此我选择了 I2C 总线。其原因在于:a. 控制方式简化，器件封装形式小。b.总线的接口线少。I 2C 总线只有两条线，包括：串行数据线（SDA）和串行时钟线 (SCL)。SPI 总线有 4 条线，包括串行时钟线（SCK） 、主机输入/从本科毕业设计（论文）机输出数据线 MISO、主机输出/从机输入数据线 MOST 和低电平有效的从机选择线 SS。c.合适的数据传输速率。I 2C 总线有三种数据传输速度，每个都向下兼容性： 低速，数据传输率为 0 到 100kbps；快速，数据传输率可以高达 400kbps；高速，数据传输率可以高达 3.4Mbps。SPI 总线的数据传输速率最小要达到1MHz。2.3 存储器的选取2.3.1 存储器的基础知识传统存储器有两大体系：易失性存储器和非易失性存储器。易失性存储器像SRAM 和 DRAM 在没有电源的情况下都不能保存数据。但这种存储器拥有高性能、易写等特点。非易失性存储器像 EPROM,EEPROM 和 FLASH 能在断电后仍保存资料但由于所有这些记忆体均起源自只读存储器 (ROM) 技术, 所以不难想象得到它具有不易写入的缺点。确切的来说，这些缺点包括写入缓慢，有限写入次数，写入时需要特大功耗等等。在这里我选用了 FRAM 铁电存储器。我将其优点简单总结为：1）RAM 可以跟随总线速度 (bus speed) 写入。2）近乎无限次写入。3）超低功耗。下面我对铁电存储器的知识进行详细介绍。2.3.2 FRAM 的背景铁电存储技术是在 1921 年提出，直到 1993 年美国 Ramtron 国际公司成功开发出第一个 4Kb 的铁电存储器 FRAM 产品，目前所有的 FRAM 产品均由 Ramtron 公司制造或授权。最近几年，FRAM 又有新的发展，采用了 0.35m 工艺，推出了 3V产品，开发出“单管单容”存储单元的 FRAM，最大密度可在 256Kb。2.3.3 FRAM 的原理本科毕业设计（论文）FRAM 利用铁电晶体的铁电效应实现数据存储。铁电效应是指在铁电晶体上施加一定的电场时，晶体中心原子在电场的作用下运动，并达到一种稳定状态；当电场从晶体移走后，中心原子会保持在原来的位置。这是由于晶体的中间层是一个高能阶，中心原子在没有获得外部能量时不能越过高能阶到达另一稳定位置，因此 FRAM 保持数据不需要电压，也不需要像 DRAM 一样周期性刷新。由于铁电效应是铁电晶体所固有的一种偏振极化特性，与电磁作用无关，所以 FRAM 存储器的内容不会受到外界条件（诸如磁场因素）的影响，能够同普通 ROM 存储器一样使用，具有非易失性的存储特性。由于在整个物理过程中没有任何原子碰撞，铁电存储器(FRAM)拥有高速读写，超低功耗，和无限次写入等超级特性。2.3.4 FRAM 与其它存储技术比较目前 Ramtron 公司的 FRAM 主要包括两大类：串行 FRAM 和并行 FRAM。其中串行 FRAM 又分 I2C 两线方式的 FM24系列和 SPI 三线方式的 FM25xx 系列。串行FRAM 与传统的 24xx、25xx 型的 E2PROM 引脚及时序兼容，可以直接替换，如Microchip、Xicor 公司的同型号产品；并行 FRAM 价格较高但速度快，由于存在“预充”问题，在时序上有所不同，不能和传统的 SRAM 直接替换。FRAM 产品具有 RAM 和 ROM 优点，读写速度快可以像非易失性存储器一样使用。因铁电晶体的固有缺点，访问次数是有限的，超出限度，FRAM 就不再具有非易失性。Ramtron 给出的最大访问次数是 100 亿次，但是并不是说超过这个次数之后，FRAM 就会报废，而是它仅仅没有了非易失性，但它仍可像普通的 RAM 一样使用。a. FRAM 与 SRAM从速度、价格及使用方便来看，SRAM 优于 FRAM；但是从整个设计来看，FRAM还有一定的优势。假设设计中需要大约 3KB 的 SRAM，还要几百个字节用来保存启动代码的EEPROM 配置。非易失性的 FRAM 可以保存启动程序和配置信息。如果应用中所有存储器的最大访问速度是 70ns，那么可以使用 1 片 FRAM 完成这个系统，使系统结构更加简本科毕业设计（论文）单。b.FRAM 与 DRAMDRAM 适用于那些密度和价格比速度更重要的场合。但 DRAM 在没有电源的情况下不能保存数据。FRAM 在掉电的情况下并不会丢失所存储的数据。c. FRAM 与 FlashFlash 能在断电后仍保存资料但由于所有这些记忆体均起源自只读存储器 (ROM) 技术, 所以不难想象得到它具有不易写入的缺点。确切的来说，这些缺点包括写入缓慢，有限写入次数，写入时需要特大功耗等等。 2.4 单片机的选取对于受到体积因素限制的数字系统，低功耗将是器件选择的首要因素。ATMEL公司是世界上有名的生产高性能、低功耗、非易失性存储器和各种数字模拟 IC 芯片的半导体制造公司。而采用低功耗、非挥发的 CMOS 工艺制造的 AVR单片机就成了我们的首选。AVR 单片机是一种全新配置的、采用精简指令集 RISC（Reduced Instruction Set CPU）结构的新型单片机。它采用 32 个通用工作寄存器组成快速存取寄存器组，用 32 个通用工作寄存器代替了累加器，从而避免了在传统结构中累加器和存储器之间数据传送造成的瓶颈现象。由于 AVR 单片机采用 Harvard 结构，所以它的程序存储器和数据存储器是分开组织和寻址的。寻址空间分别为可直接访问 8M 字节的程序存储器和 8M 字节的数据存储器。同时，由 32 个通用工作寄存器所构成的寄存器组被双向映射，因此，可以采用读写寄存器和读写片内快速 SRAM 存储器两种方式来访问 32 个通用工作寄存器。AVR 单片机采用低功耗、非挥发的 CMOS 工艺制造，内部分别集成Flash，EEPROM 和 SRAM 三种不同性能和用途的存储器。除了可以通过 SPI 口和一般的编程器对 AVR 单片机的 Flash 程序存储器和 EEPROM 数据存储器进行编程外，绝大多数的 AVR 单片机还具有在线编程（ISP）的特点，这给学习和使用 AVR 单片本科毕业设计（论文）机带来了极大的方便。本系统选择 Atmega8515 作为具体的应用对象，是因为这样应用更广泛。原因在于该系统是子系统，它是附属在其他系统上使用的。如果主系统上有单片机，那么子系统就不需在另外接单片机，从系统的单片机上接上两根线即可。由于单片机不具有 I2C 总线接口，该系统仍然可以应用。在下一章我对该芯片进行详细介绍。本科毕业设计（论文）3 单片机及存储器的介绍3.1 AVR 单片机Atmega8515 3.1.1 Atmega8515 单片机简介AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与算逻单元(ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的CISC 微控制器最高至10 倍的数据吞吐率。ATmega8515 有如下特点:8K 字节的系统内可编程Flash( 具有同时读写的能力，即RWW)， 512 字节SRAM ，一个外部存储器接口，35 个通用I/O 口线，32 个通用工作寄存器，两个具有比较模式的灵活的定时器/ 计数器(T/C), 片内/ 外中断，可编程串行USART，具有片内振荡器的可编程看门狗定时器，一个SPI 串行端口，以及三个可以通过软件进行选择的省电模式。工作于空闲模式时CPU 停止工作，而SRAM、T/C、SPI 端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作； Standby 模式下只有晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力。本芯片是以Atmel 高密度非易失性存储器技术生产的。片内 ISP Flash 允许程序存储器通过ISP 串行接口，或者通用编程器进行编程，也可以通过运行于AVR 内核之中的引导程序进行编程。引导程序可以使用任意接口将应用程序下载到应用Flash存储区（Application Flash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续运行，实现了RWW 操作。 通过将8 位RISC CPU 与系统内可编程的 Flash 集成在一个芯片内， ATmega8515 成为一个功能强大的单片机，为许多嵌入式控制应用提供了灵活而低成本的解决方案。3.1.2 ATmega8515单片机的主要性能ATmega8515是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega8515 的数据吞吐率高达1MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。本科毕业设计（论文）ATmega8515 是AVR高档单片机中内容接口丰富、功能齐全、性能价格比较好的品种。它的主要性能如下： 高性能、低功耗的 8 位AVR微处理器 先进的RISC精简指令集结构 130 条功能强大的指令，大多数为单时钟周期指令 32个8 位通用工作寄存器 全静态工作 工作于16 MHz 时具有16 MIPS性能 只需两个时钟周期的硬件乘法器 片内集成了较大容量的非易失性程序和数据存储器 8K字节的系统内可编程Flash，擦写次数： 10,000 次 具有独立锁定位的可选Boot 代码区通过片上Boot 程序实现系统内编程真正的同时读写操作 512 字节的片内SRAM 达到 64K 字节的可选外部 存储器空间 可以对锁定位进行编程以实现用户程序的加密 外设特点 具有独立预分频器和比较器功能的8 位定时器/ 计数器 一个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器 三通道 PWM 可编程的串行USART 可工作于主机/ 从机模式的SPI 串行接口 具有独立片内振荡器的可编程看门狗定时器 片内模拟比较器 特殊的处理器特点本科毕业设计（论文） 上电复位以及可编程的掉电检测 片内经过标定的RC 振荡器 片内/片外中断源 三种睡眠模式: 空闲模式、掉电模式及Standby 模式 I/O 和封装 35个可编程的I/O 口线 40引脚PDIP 封装, 44 引脚TQFP 封装,44引脚PLCC 封装与44引脚MLF 封装 工作电压: ATmega8515L：2.7 - 5.5V ATmega8515：4.5 - 5.5V 速度等级 0 - 8 MHz ATmega8515L 0 - 16 MHz ATmega8515Atmega8515单片机的指令系统完全兼容，如果用户能够全面掌握它的硬件结构、特性以及使用，那么同时也就了解和掌握了其他型号的AVR单片机，特别是Atmega8515单片机的硬件结构。由于它包含的内容较多，在这里我就不一一介绍。下面我主要介绍一下我在次设计中所涉及到的外部中断的内容。3.1.3 外部中断外部中断通过引脚INT0、INT1 与INT2 触发。只要使能了中断，即使引脚INT0.2 配置为输出，只要电平发生了合适的变化，中断也会触发。这个特点可以用来产生软件中断。通过设置MCU 控制寄存器MCUCR 与MCU 控制与状态寄存器MCUCSR，中断可以由下降沿、上升沿，或者是低电平触发(INT2为边沿触发中断)。当外部中断使能并且配置为电平触发( INT0/INT1)，只要引脚电平为低，中断就会产生。若要求INT0 与INT1 在信号下降沿或上升沿触发， I/O 时钟必须工作。INT0/INT1的中断条件检测INT2 则是异步的。也就是说，这些中断可以用来将器件从睡眠模式唤醒。在睡眠过程( 除了空闲模式) 中I/O 时钟是停止的。1）MCU 控制寄存器本科毕业设计（论文）MCUCR MCU 控制寄存器包含中断触发控制位与通用MCU 功能。位 7 6 5 4 3 2 1 0MCUCR读/写 R/W R/W R/W R/W R/W R/W R/W R/W复位值 0 0 0 0 0 0 0 0 Bit 3, 2 ISC11, ISC10: 中断触发方式控制1 Bit1 与Bit 0外部中断1 由引脚INT1 激发，如果SREG 寄存器的I 标志位和相应的中断屏蔽位置位的话。触发方式如表3.1 所示。在检测边沿前MCU 首先采样INT1 引脚上的电平。如果选择了边沿触发方式或电平变化触发方式，那么持续时间大于一个时钟周期的脉冲将触发中断，过短的脉冲则不能保证触发中断。如果选择低电平触发方式，那么低电平必须保持到当前指令执行完成。表3.1 中断1触发方式控制ISC11 ISC10 说明0 0 INT1为低电平时产生中断请求0 1 INT1 引脚上任意的逻辑电平变化都将引发中断1 0 INT1 的下降沿产生中断请求1 1 INT1 的上升沿产生中断请求 Bit 1, 0 ISC01, ISC00: 中断0 触发方式控制Bit 1 与 Bit 0 外部中断0 由引脚INT0 激发，如果SREG 寄存器的I 标志位和相应的中断屏蔽位置位的话。触发方式如表3.2 所示。在检测边沿前MCU 首先采样INT0 引脚上的电平。如果选择了边沿触发方式或电平变化触发方式，那么持续时间大于一个时钟周期的脉冲将触发中断，过短的脉冲则不能保证触发中断。如果选择低电平触发方式，那么低电平必须保持到当前指令执行完成。表3.2 中断0 触发方式控制ISC01 ISC00 说明0 0 INT1为低电平时产生中断请求0 1 INT1 引脚上任意的逻辑电平变化都将引发中断1 0 INT1 的下降沿产生中断请求1 1 INT1 的上升沿产生中断请求2）通用中断控制寄存器GICRSRE SRW10 SE SM1 ISC11 ISC10 ISC01 ISC00本科毕业设计（论文）位 7 6 5 4 3 2 1 0GICR读/写 R/W R/W R/W R/W R/W R/W R/W R/W复位值 0 0 0 0 0 0 0 0 Bit 7 INT1: 外部中断请求 1 使能当INT1 为1，而且状态寄存器SREG 的I 标志置位，相应的外部引脚中断就使能了。MCU通用控制寄存器 MCUCR的中断敏感电平控制1位 1/0 (ISC11与ISC10)决定中断是由上升沿、下降沿，还是INT1 电平触发的。只要使能，即使INT1 引脚被配置为输出，只要引脚电平发生了相应的变化，中断可将产生。 Bit 6 INT0: 外部中断请求 0 使能当INT0 为1，而且状态寄存器SREG 的I 标志置位，相应的外部引脚中断就使能了。MCU通用控制寄存器 MCUCR的中断敏感电平控制0位 1/0 (ISC01与ISC00)决定中断是由上升沿、下降沿，还是INT0 电平触发的。只要使能，即使INT0 引脚被配置为输出，只要引脚电平发生了相应的变化，中断可将产生。 Bit 5 INT2: 外部中断请求 2 使能当INT2 为1，而且状态寄存器SREG 的I 标志置位，相应的外部引脚中断就使能了。MCU通用控制寄存器 MCUCR的中断敏感电平控制2位 1/0 (ISC2与ISC2)决定中断是由上升沿、下降沿，还是INT2 电平触发的。只要使能，即使INT2 引脚被配置为输出，只要引脚电平发生了相应的变化，中断可将产生。3）通用中断标志寄存器 GIFR位 7 6 5 4 3 2 1 0GIFR读/写 R/W R/W R/W R/W R/W R/W R/W R/W复位值 0 0 0 0 0 0 0 0 Bit 7 INTF1: 外部中断标志 1INT1引脚电平发生跳变时触发中断请求，并置位相应的中断标志INTF1。如果SREG的位I以及GICR寄存器相应的中断使能位INT1为”1”，MCU即跳转到相应的中断向量。进入中断服务程序之后该标志自动清零。此外，标志位也可以通过写入”1” 来清零。INT1 INT0 INT2 - - - IWSEL IVCEINTF1 INTF0 INTF2 - - - - -本科毕业设计（论文） Bit 6 INTF0: 外部中断标志 0INT0引脚电平发生跳变时触发中断请求，并置位相应的中断标志INTF0。如果SREG的位I以及GICR寄存器相应的中断使能位INT0为”1”，MCU即跳转到相应的中断向量。进入中断服务程序之后该标志自动清零。此外，标志位也可以通过写入”1” 来清零。 Bit 5 INTF2: 外部中断标志 2INT2 引脚电平发生跳变时触发中断请求，并置位相应的中断标志 INTF2。如果SREG 的位 I 以及 GICR 寄存器相应的中断使能位 INT2 为”1”，MCU 即跳转到相应的中断向量。进入中断服务程序之后该标志自动清零。此外，标志位也可以通过写入”1” 来清零。注意，当 INT2 中断禁用进入某些休眠模式时，该引脚的输入缓冲将禁用。这会导致 INTF2 标志设置信号的逻辑变化。在程序中涉及到的部分中断程序为：ldi r16, $0a ;定义 INT0、INT1 下降沿中断out MCUCR,r16ldi r16, $c0out GIMSK,r16 ;使能 INT0、INT1 中断3.2 铁电存储器FM24CL64 3.2.1 FM24CL64 概述Ramtron 公司的 FM24CL64 是典型的 I2C 串行总线的 FRAM。FM24CL64 是采用先进的铁电技术制造的 64K 位非易失性存储器。铁电随机存储器（FRAM）具有非易失性，并且可以像 RAM 一样快速读写，数据在掉电后可以保存 10 年，相对于EPROM 或其他非易失性存储器，FRAM 具有系统可靠性更高，结构更简单等诸多优点。与 EEPROM 系列不同的是，FM24CL64 以总线速度进行写操作，无须延时。数据发到 M24CL64 后直接写到具体的单元地址， 下一个总线操作可以立即开始。 FM24CL64 的读写寿命是 EEPROM 的很多倍速，而且由于无需要内部电压提升电路，本科毕业设计（论文）FM24CL64 在写操作期间功耗比 EEPROM 低得多。以上的这些特性使得 FM24CL64 对于某些非易失性应用场合非常理想，在这些场合，系统操作频率及读写速度要求非常高。3.2.2 FM24CL64 的引脚及其功能FM24CL64 的管脚排列如图 3.1 所示图 3.1 FM24CL64 的管脚排列表 3.3 管脚描述管脚名称 类