计算机组成与结构复习题

一 选择题 1 从器件看 计算机经历了五代变化 但从系统结构看 至今绝大多数计算机仍属于 B 计算机 A 并行 B 冯 诺依曼 C 智能 D 串行 2 某机字长 32 位 其中 1 位表示符号位 若用定点整数表示 则最小负整数为 A A 231 1 B 230 1 C 231 1 D 230 1 3 以下有关运算器的描述 C 是正确的 A 只做加法运算 B 只做算术运算 C 可做算术运算与逻辑运算 D 只做逻辑运 算 4 EEPROM 是指 D A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只 读存储器 5 常用的虚拟存储系统由 B 两级存储器组成 其中辅存是大容量的磁表面存储器 A cache 主存 B 主存 辅存 C cache 辅存 D 通用寄存器 cache 6 RISC 访内指令中 操作数的物理位置一般安排在 C A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个 通用寄存器 7 当前的 CPU 由 B 组成 A 控制器 B 控制器 运算器 cache C 运算器 主存 D 控制器 ALU 主存 8 中断向量地址是 B A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 9 在集中式总线仲裁中 A 方式响应时间最快 A 独立请求 B 计数器定时查询 C 菊花链 10 CPU 中跟踪指令后继地址的寄存器是 C A 地址寄存器 B 通用寄存器 C 程序计数器 D 指令寄存器 11 从信息流的传输速度来看 A 系统工作效率最低 A 单总线 B 双总线 C 三总线 D 多总线 12 单级中断系统中 CPU 一旦响应中断 立即关闭 B 标志 以防止本次中断服务结 束前同级的其他中断源产生另一次中断进行干扰 A 中断允许 B 中断请求 C 中断屏蔽 D DMA 请求 13 同步控制是 C A 只适用于 CPU 控制的方式 B 只适用于外围设备控制的方式 C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式 14 描述 PCI 总线中基本概念不正确的句子是 C A PCI 总线是一个与处理器无关的高速外围设备 B PCI 总线的基本传输机制是猝发式传送 C PCI 设备一定是主设备 D 系统中只允许有一条 PCI 总线 15 为了便于实现多级中断 保存现场信息最有效的办法是采用 B A 通用寄存器 B 堆栈 C 存储器 D 外存 16 堆栈的访问方式是 A A LIFO B FIFO C 随机 D 交叉 17 中断服务子程序的入口地址称为 B A 中断屏蔽 B 中断向量 C 软件中断 D 多重中断 18 高速外设和内存之间有大量数据传输要求 使用 C 方式最合适 A 中断方式 B 查询方式 C DMA D 无条件方式 19 冯 诺依曼机工作方式的基本特点是 A A 按地址访问并顺序执行指令 B 多指令流单数据流 C 堆栈操作 D 多数据流单指令流 20 下列因素中 与 CACHE 的命中率无关的是 A A 内存的存取时间 B 块的大小 C cache 的组织方式 D cache 的容量 21 计算机操作的最小时间单位是 A A 时钟周期 B 指令周期 C CPU 周期 D 微指令周期 22 下列各条中 不属于微指令结构设计所追求的目标的是 D A 提高微程序的执行速度 B 提高微程序设计的灵活性 C 缩短微指令的长度 D 增大控制存储器的容量 23 为了实现多级中断 保护现场信息最有效的方法是采用 B A 通用寄存器 B 堆栈 C 存储器 D 外存 24 采用 DMA 方式传输数据时 每传输一个数据要占用 B 时间 A 1 个指令周期 B 1 个机器 CPU 周期 C 1 个时钟周期 D 1 个存储周期 25 PPU 指的是 D A 通道 B 中断方式 C DMA 传送方式 D 外围处理机 27 采用 DMA 方式传送数据时 每传送一个数据就要占用一个 C 的时间 A 指令周期 B 机器周期 C 存储周期 D 总线周期 28 系统总线中地址线的功能是 D A 选择内存单元地址 B 选择进行信息传输的设备 C 选择外存地址 D 指定内存和 I O 设备接口电路的地址 29 同步通信之所以比异步通信具有较高的传输率 是因为同步通信 C A 不需要应答信号 B 总线长度较短 C 用一个公共时钟信号同步 D 各部件存取时间比较接近 30 采用串行接口进行 7 位 ASCLL 码传送 带有 1 位奇偶校验位 1 位起始位和 1 位停止位 当波特率为 9600 波特率时 字符传送速率为 A A 960 B 873 C 1371 D 480 31 多体交叉存储器主要解决 C 问题 A 扩充容量 B 扩大字长 C 提高存取速度 D 数据相关 32 Cache 的功能 A 实现 A 全由硬件 B 由硬件和软件结合 C 全由软件 D 全由相联存储器 33 Cache 的命中率与 C 有关 A 存储器的读写速度 B Cache 的替换算法 C 存储器的容量 D CPU 34 计算机中采用 C 计数制 A 十进制 B 八进制 C 二进制 D 十六进制 35 ALU 是指 D A 外围设备 B 内存 C 译码电路 D 算术逻辑单元 36 汇编语言源程序要经过 A 翻译成二进制目标代码后才能在计算机上运行 A 汇编程序 B 解释程序 C 系统程序 D 应用程序 36 累加器是一种 C 寄存器 A 缓冲 B 锁存 C 可以自加的 D 计数 37 CRC 循环码是一种 C A ASCLL 码 B 纠错码 C 检错码 D 补码 38 十进制整数和小数转换为二进制的方法分别是 A A 除二取余和乘二取整 B 乘二取余除二取整 C 除十取余和乘十取整 D 乘十取余除十取整 39 补码 11111111 的真值是 B A 127 B 1 C 255 D 256 40 设有 2K 8 位的 RAM 芯片 若欲构成 32K 16 位的存储体 需 A 芯片 A 32 片 B 16 片 C 64 片 D 8 片 41 虚拟存储器技术涉及到 C 关键字 A 直接映射 B CACHE C 段页式管理 D EPROM 42 CACHE 的地址映射方式涉及 A 关键字 A 组相连 B 页式管理 C 多体交叉 D 锁存 43 系统总线中控制线的功能是 A A 提供内存 I O 接口设备的控制信号 B 提供数据信息 C 提供时序信号 D 提供内存 I O 接口设备的响应信号 44 IOP 是指 B A 外围设备 B 通道 C 译码电路 D 算术逻辑单元 45 二进制目标代码程序 C 在计算机上运行 A 不能直接 B 需解释后才能 C 需翻译后才能 D 可以直接 46 DMA 操作是指 C A 消除信号的毛刺 B 锁存 C 直接存储器存取 D 计数 47 海明码是一种 B A ASCLL 码 B 纠错码 C 检错码 D 补码 48 浮点数的阶常用 D 表示 A 补码 B 原码 C 反码 D 移码 49 移码 10000000 的真值是 C A 128 B 128 C 0 D 256 二 填空题 1 按 IEEE754 标准 一个 32 位浮点数由符号位 S 1 位 阶码 E 8 位 尾数 M 23 位 三个域组成 其中阶码 E 的值等于指数的真值 e 加上一个固定的偏移值 127 2 双端口存储器和多模块交叉存储器属于并行存储器结构 其中前者采用 空间 并 行技术 后者采用 时间 并行技术 3 CPU 从内存取出一条指令并执行该指令的时间称为 指令周期 它常用若干个 机器周期 来表示 4 衡量总线性能的重要指标是 总线带宽 它定义为总线本身所能达到的最高传输速率 单位是 BPS 5 一个组相联映射的 Cache 有 128 行 每组 4 行 主存共有 16384 块 每块 64 个字 则主存地址共 20 位 其中 Cache 行标记应为 9 位 6 数的真值变成机器码可采用原码表示法 反码表示法 移码 表示法和 补码 表示法 7 广泛使用的 静态 RAM 和 动态 RAM 都是半导体随机读写存储器 前者的速 度比后者快 但集成度不如后者高 8 反映主存速度指标的三个术语是存取时间 存储容量 和 存储速度 9 指令寻址通常是 顺序寻址 寻址 遇到转移指令时 跳跃寻址 寻址 10 RISC 指令系统的最大特点是 只有 取数 指令和 存数 指令访问存储器 其余指 令的操作均在寄存器之间进行 操作数的物理位置在 一个主存单元和一个通用寄存器 1 为了保证程序的可浮动装配性 除操作系统外 程序本身也必须是可浮动装配的 因此 要求程序中所有的地址都使用 物理 地址 2 在寄存器间址方式下 操作数本身是存放在 主存单元 内存 的 3 动态 RAM 存储器具有功耗低 集成度高优点外 也有突出的缺点 就是为了保证信息不 丢失需要定期 刷新 4 为了解决多个总线主设备同时争用总线控制权 必须具有总线 总线判优控制 部件 5 中断方式下 CPU 在当前指令执行 结束 后才检测中断请求信号 6 通道 IOP 是一个具有输入输出 独立 控制的输入输出接口 7 有两种设计控制器的技术 一是 组合逻辑 技术 二是微程序技术 8 多体交叉存储器是利用 并行 操作技术以提高存储器的带宽 9 如果某存储器的块长设定为 8 字节 则 cache 的行宽应为 6 个二进制位 10 汉字的机内码占用 2 字节 1 PCI 是一个与处理器无关的 D 它采用 C 时序协议和 A 式仲裁策 略 并具有自动配置能力 系统中只允许有一条 PCI 总线 它的基本传输机制是猝发式传送 A 集中 B 通道 C 同步 D 高速外围局部总线总线 2 在 CPU 中 保存当前正在执行的指令的寄存器是 A 保存将要执行的下一条指令地 址的寄存器是 C A MDR B IR C PC D MAR 3 Cache 技术是为解决 C 问题而采用的一门硬件技术 已知 Cache 存储周期 40ns 主存存储周期 200ns Cache 主存系统平均访问时间为 50ns Cache 的命中率是 D A 1 5 B 内存容量不够 C 内存与 CPU 速度不匹配 D 15 16 4 Pentium 系统有两类中断源 由 CPU 外部硬件信号引发的称为 B 它分为 C 和非屏蔽两种 由指令引发的称为 A A 内部或软件中断 B 外部或硬件中断 C 可屏蔽中断 D 中断优先权 5 IEEE1394 是 B D I O 标准接口 SCSI 是 ABD I O 标准接口 A 异步 B 同步 C 并行 D 串行 6 一个具有 20 位地址和 8 位字长的存储器能存储 20 字节的数据 如果存储器由 256K 4 位的 RAM 芯片组成 需要 片芯片 需要 根地址线作为片内地址 需 要 根地址线作为片选地址 A 1MB B 2 C 18 D 8 7 相联存储器是一种 C 高速存储器 多体交叉存储器是利用 B 操作技术以提 高存储器的带宽 A 按地址访问的 B 并行 C 按内容访问的 D 大容量的 8 在集中式总线仲裁中 B 方式响应时间最快 A 方式对电路故障最敏感 A 菊花链方式 B 独立请求方式 C 异步传输 D 计数器定时查询方式 1 补码 11001010 加补码 01100011 是否会有 否 溢出 2 移码主要用于表示 浮点数 数的阶码 便于指数大小比较和对阶操作 3 在原码 反码 补码中 对 0 的表示有唯一形式的码制是 补码 4 流水 CPU 是以 并行性为原理构造的处理器 5 总线仲裁有集中式仲裁和 分布 仲裁两种 6 并行处理技术已经成为计算机技术发展的主流 从原理上概括 主要有时间并行和 空 间 并行两种 7 计算机软件一般分为 系统 软件和应用软件两类 8 存储器地址分配的最小单位是 位 bit 比特 9 相联存储器不是按地址而是按 内容 访问的存储器 10 cache 技术是为了解决 cpu 和内存之间速度不匹配而采用的一项硬件技术 1 流水 CPU 中指令队列的作用是为了保证指令按 顺序串行 方式工作 2 浮点数的溢出表现在 阶码 部分的溢出 4 菊花链电路是外设中断 排队电路 6 并行处理技术主要有时间并行和 并行两种 7 CPU 控制器和时序发生器的作用是产生 信号 8 存储器的一个字节由 8 位二进制组成 9 相联存储器是按 访问的存储器 13 设计 CPU 中的控制器有两种技术 一是硬联线控制器 二是 控制器 三 判断题 1 计算机的开放性是指新的计算机能够运行旧产品上的软件 2 计算机中 固件指得就是硬件 3 BCD 码是汉字的国标码 4 正数的移码是其本身 5 CACHE 是闪速存储器 6 计算机外部设备的中断优先级取决于外设本身 7 USB 是一种应用广泛的串行标准接口 8 接口技术是解决外设与外设之间存在差异的一种应用技术 9 锁存器是一种由触发器构成的寄存器 锁存信号是电位信号 10 带有 MMX 技术的微处理器指得就是精简指令系统 CPU 1 计算机的系统总线是不需要标准化的 2 计算机中 固件的载体是 ROM 器件 3 汉字的机内码是一个字节 4 补码有两个 0 5 闪速存储器是易失性的 8 CPU 对外设的寻址就是对接口中的端口寻址 9 锁存器的锁存信号是电位信号 10 带有 MMX 技术的 CPU 指得就是精简指令系统 CPU 1 计算机的向下兼容是指新的计算机能够运行旧产品上的软件 2 计算机中 硬件和软件在逻辑功能上是等价的 3 BCD 码是对汉字的机内编码 4 正数的原码 反码 补码和移码都是正数本身 5 闪速存储器和 CACHE 的工作原理是一样的 6 计算机的外部中断都是可屏蔽中断 7 SCSI 是一种应用广泛的串行标准接口 8 缓冲技术是解决设备与设备之间存在速度差异的一种应用技术 9 缓冲器和锁存器都是一种寄存器 只是应用不同 所以名称不同 10 多媒体 CPU 是带有 MMX 技术的微处理器 1 汇编语言是面向机器的语言 2 计算机中 固件的概念是用硬件电路实现软件的功能 3 ASCLL 码是汉字的机内码 4 DMA 数据传输方式是完全由硬件完成的 5 LFU 是 CACHE 直接映射方式中的一种替换算法 6 计算机的外部中断都是可屏蔽中断 7 SCSI 是一种应用广泛的串行标准接口 8 缓冲技术是解决设备与设备之间存在速度差异的一种应用技术 9 6 位二进制可以产生 65 种编码 10 多媒体 CPU 是带有 MMX 技术的微处理器 四 简答题 1 CPU 中有哪几类主要寄存器 简答其功能 用户可见寄存器 可以编程 优化 cpu 使其减少访问内存 控制和状态寄存器 被控制部件使用 以控制 cpu 操作 2指令和数据都用二进制代码存放在内存中 CPU 如何区分读出的代码是指令还是数据 1 比较硬布线控制器和微程序控制器的优缺点 7 分 2 什么是相容性微操作 什么是相斥性微操作 6 分 1 为什么软件和硬件能够相互转化 实现这种转化的媒介是什么 2 已知两数的补码为 x 11011 y 00011 用变形补码计算 x y 同时指出结果是否溢出 3 6 分 假设某机器有 80 条指令 平均每条指令由 4 条微指令组成 另有一条取指指令 是所有指令公用的 已知微指令长度为 32 位 请估算控制存储器容量 微指令条数为 4 1 80 1 241 条 取控存容量为 256 32 位 1KB 4 今有 4 级流水线 分别完成取指 译码并取数 运算 送结果 4 步操作 今假设完成各 步操作的时间依次为 100ns 100ns 80ns 50ns 请问 1 4 分 流水线的操作周期应设计为多少 100ns 2 5 分 若相邻两条指令发生数据相关 硬件上不采取措施 那么第 2 条指令要推 迟多少时间进行 1 为什么输入输出设备要通过接口电路才能和系统总线相连 7 分 2 接口中为什么要有数据缓冲功能 6 分 1 已知 x 11011 y 11111 用变形补码计算 x y 同时指出结果是否溢出 7 分 2 指令和数据均存放在内存中 计算机如何区分它们是指令还是数据 6 分 3 存储器分为内存和外存的理由是什么 7 分 五 计算题 1 CPU 执行一段程序时 ca