数字逻辑电路习题集

第一章第一章 数字逻辑电路基础数字逻辑电路基础 一 填空题 1 模拟信号的特点是在 和 上都是 变化的 幅度 时间 连续 2 数字信号的特点是在 和 上都是 变化的 幅度 时间 不连续 3 数字电路主要研究 与 信号之间的对应 关系 输出 输入 逻辑 4 用二进制数表示文字 符号等信息的过程称为 编码 5 11011 2 10 1110110 2 8 21 10 27 166 10101 2 6 101010 2 10 74 8 2 7 16 D 42 111100 11010111 2 7 最基本的三种逻辑运算是 与 或 非 8 逻辑等式三个规则分别是 代入 对偶 反演 9 逻辑函数化简的方法主要有 化简法和 化简法 公式 卡诺图 10 逻辑函数常用的表示方法有 和 真值表 表达式 卡诺图 逻辑图 波形图五种方法任选三种即可 11 任何一个逻辑函数的 是唯一的 但是它的 可有不同的形式 逻辑函数的各 种表示方法在本质上是 的 可以互换 真值表 表达式 一致或相同 12 写出下面逻辑图所表示的逻辑函数 Y CBAY 13 写出下面逻辑图所表示的逻辑函数 Y CABAY 14 半导体二极管具有 性 可作为开关元件 单向导电 15 半导体二极管 时 相当于短路 时 相当于开路 导通 截止 16 半导体三极管作为开关元件时工作在 状态和 状态 饱和 截止 二 判断题 1 十进制数 74 转换为 8421BCD 码应当是 BCD8421 01110100 2 二进制只可以用来表示数字 不可以用来表示文字和符号等 3 十进制转换为二进制的时候 整数部分和小数部分都要采用除 2 取余法 4 若两个函数相等 则它们的真值表一定相同 反之 若两个函数的真值表完全相同 则这两个 函数未必相等 5 证明两个函数是否相等 只要比较它们的真值表是否相同即可 6 在逻辑函数表达式中 如果一个乘积项包含的输入变量最少 那么该乘积项叫做最小项 7 当决定一件事情的所有条件全部具备时 这件事情才发生 这样的逻辑关系称为非 8 在全部输入是 0 的情况下 函数运算的结果是逻辑 0 BAY 9 逻辑变量取值的 0 和 1 表示事物相互独立而又联系的两个方面 10 在变量 A B 取值相异时 其逻辑函数值为 1 相同时为 0 称为异或运算 11 逻辑函数的卡诺图中 相邻最小项可以合并 12 对任意一个最小项 只有一组变量取值使得它的值为 1 13 任意的两个最小项之积恒为 0 14 半导体二极管因为其有导通 截止两种工作状态 所以可以作为开关元件使用 半导体三极 管因为其有饱和 截止 放大三种工作状态 所以其不可以作为开关元件使用 15 半导体二极管 三极管 MOS 管在数字电路中均可以作为开关元件来使用 三 选择题 1 下列哪些信号属于数字信号 B A 正弦波信号 B 时钟脉冲信号 C 音频信号 D 视频图像信号 2 数字电路中的三极管工作在 C A 饱和区 B 截止区 C 饱和区或截止区 D 放大区 3 十进制整数转换为二进制数一般采用 A A 除 2 取余法 B 除 2 取整法 C 除 10 取余法 D 除 10 取整法 4 将十进制小数转换为二进制数一般采用 B A 乘 2 取余法 B 乘 2 取整法 C 乘 10 取余法 D 乘 10 取整法 5 在 A 的情况下 函数运算的结果是逻辑 0 BAY A 全部输入是 0 B 任一输入是 0 C 任一输入是 1 D 全部输入是 1 6 在 B 的情况下 函数运算的结果是逻辑 1 ABY A 全部输入是 0 B 任一输入是 0 C 任一输入是 1 D 全部输入是 1 7 在 D 的情况下 函数运算的结果是逻辑 1 ABY A 全部输入是 0 B 任一输入是 0 C 任一输入是 1 D 全部输入是 1 8 逻辑表达式 C BCA A B C D ABCA CABA CB 9 逻辑表达式 B ABC A B C D CBA CBA CBA CBA 10 下列逻辑式中 正确的是 A A B C D AAA 0 AA1 AA1 AA 11 下列逻辑式中 正确的是 A A B C D 0 AA1 AA0 AA0 AA 12 逻辑函数式 化简后结果是 C ABBABA A B C D ABBABA BA ABBA 13 全部的最小项之和恒为 B A 0 B 1 C 0 或 1 D 非 0 非 1 14 对于四变量逻辑函数 最小项有 D 个 A 0 B 1 C 4 D 16 15 正逻辑是指 C A 高电平用 1 表示 B 低电平用 0 表示 C 高电平用 1 表示 低电平用 0 表示 D 高电平用 0 表示 低电平用 1 表示 四 简答题 1 数制转换 要求写出必要的计算过程 答 233 9B 2 10011011 8 16 2 数制转换 要求写出必要的计算过程 答 10101110 256 16 AE 2 8 3 数制转换 要求写出必要的计算过程 1 2 答 1 1111101 2 125 10 2 375 13 10 2 1101 011 4 应用逻辑代数运算法则证明下列各式 1 2 ABBABAAB BBCBBBAA 证明 1 等式右边 得证 BAABBABABABA 2 等式左边 得证 BBCBAB 5 应用逻辑代数运算法则证明下列各式 1 2 ABABA 1 CACABAAB 证明 1 得证 右左 AABBABABA 2 得证 右左 1 AACCABBA 6 化简逻辑表达式 1 2 ABCABY CCBCBBCBAY 解 1 ABABABCABCABY 2 CBA BCCBACCBCBBCBAY 1 1 7 把下面各逻辑函数写成最小项表达式 1 2 ACCBBAY BCBAY 解 1 Y m1 m2 m3 m5 m7 2 Y m2 m4 m5 m6 五 分析计算题 1 分别采用公式法及卡诺图法化简下列逻辑表达式 并列出真值表 BCACBACBACBACBAY 解 1 公式法 CBABCACBBCABCACBCBABCACBCABA BCACBACBACBACBACBACBABCACBACBACBACBAY 2 卡诺图法 略 3 真值表 第二章第二章 逻辑门电路逻辑门电路 一 填空题 1 在逻辑门电路中 最基本的逻辑门是 和 与门 或门 非门 2 与门电路和或门电路具有 个输入端和 个输出端 多 一 3 非门电路是 端输入 端输出的电路 单 单 4 TTL 门电路具有 和 等优点 负载能力强 抗 干扰能力强 转换速度高 5 OC 门是一种特殊的 TTL 与非门 它的特点是输出端可以并联输出 即 线与 6 三态门除了高电平 低电平两个状态外 还有第三个状态 这第三个状态常称为 高阻 态 二 判断题 1 与门 或门和非门都具有多个输入端和一个输出端 2 在与门电路后面加上非门 就构成了与非门电路 3 TTL 门电路具有负载能力强 抗干扰能力强和转换速度高等特点 4 门电路的应用日益广泛 利用它的组合产生新逻辑功能 组成触发器 振荡器 并实现各种控 制功能 5 CMOS 门电路的输入端在使用中不允许悬空 三 选择题 1 输出端可并联使用的 TTL 门电路是 B A 三态门 B OC 门 C 与非门 D 或非门 2 下面哪项不是三态门的主要用途 C A 构成数据总线 B 用作多路开关 C 输出端并联输出 D 用于双向传输 四 简答题 1 画出逻辑函数的逻辑图 BABAL 2 写出如图所示逻辑图的函数表达式 解 ACBCABL 蔱 蔱 第一题 第二题 第三章第三章 组合逻辑电路组合逻辑电路 一 填空题 1 根据逻辑功能的不同特点 逻辑电路可分为两大类 和 组合逻辑电路 时序逻辑电路 2 组合逻辑电路主要是由 和 三种基本逻辑门电路构成的 与门 或门 非门 3 只考虑 而不考虑 的运算电路 称为半加器 加数和被加数 低位进位 4 不仅考虑 而且考虑 的运算电路 称为全加器 加数和被加数 低位进 位 5 是编码的逆过程 译码 6 数据选择器是在 的作用下 从 中选择 作为输出的组合逻辑电路 选择信号 多个数据 某一数据或一个数据 7 从奇偶校验角度来说 数码 1011011 是 码 1001011 是 码 奇性 偶性 8 只读存储器用于存放 它只能按给定地址 而不能 简称为 ROM 信号 读取 写入 9 PLD 的基本结构是由 和 再加上 电路组成的 与门阵列 或 门阵列 输入输出 10 PLD 的每个输出是其输入的 标准与或表达式 二 判断题 1 在任何时刻 电路的输出状态只取决于该时刻的输入 而与该时刻之前的电路状态无关的逻辑 电路 称为组合逻辑电路 2 组合逻辑电路的逻辑功能可用逻辑图 真值表 逻辑表达式 卡诺图和波形图五种方法来描述 它们在本质上是相通的 可以互相转换 3 型竞争冒险也称为 1 型竞争冒险 AA 4 型竞争冒险也称为 0 型竞争冒险 AA 5 3 位二进制译码器应有 3 个输入端和 8 个输出端 6 显示译码器只有一种 是发光二极管显示器 LED 7 LCD 是液晶显示器 是显示译码器的一种 8 3 线 8 线译码电路是三 八进制译码器 9 十六路数据选择器的地址输入端有四个 10 能将一个数据 根据需要传送到多个输出端的任何一个输出端的电路 称为数据选择器 11 只读存储器是由地址编码器和存储体两部分组成的 12 ROM 的逻辑结构可以看成一个与门阵列和一个或门阵列的组合 13 存储器所存储的二进制信息的总位数称为存储器的存储容量 14 用 PLD 可以实现任何组合逻辑函数 PLD 配合触发器可实现任何时序逻辑电路 15 用 PLA 实现逻辑函数时 首先将逻辑函数化简为最简与或式 三 选择题 1 组合逻辑电路的输出取决于 A A 输入信号的现态 B 输出信号的现态 C 输出信号的次态 D 输入信号的现态和输出信号的现态 2 组合逻辑电路是由 A 构成 A 门电路 B 触发器 C 门电路和触发器 D 计数器 3 组合逻辑电路 B A 具有记忆功能 B 没有记忆功能 C 有时有记忆功能 有时没有 D 以上都不对 4 半加器的逻辑功能是 A A 两个同位的二进制数相加 B 两个二进制数相加 C 两个同位的二进制数及来自低位的进位三者相加 D 两个二进制数的和的一半 5 全加器的逻辑功能是 C A 两个同位的二进制数相加 B 两个二进制数相加 C 两个同位的二进制数及来自低位的进位三者相加 D 不带进位的两个二进制数相加 6 对于两个 4 位二进制数 A A3A2A1A0 B B3B2B1B0 下面说法正确的是 A A 如果 A3 B3 则 A B B 如果 A3 B3 则 A B C 如果 A0 B0 则 A B D 如果 A0 B0 则 A B 7 对于 8421BCD 码优先编码器 下面说法正确的是 A A 有 10 根输入线 4 根输出线 B 有 16 根输入线 4 根输出线 C 有 4 根输入线 16 根输出线 D 有 4 根输入线 10 根输出线 8 对于 8 线 3 线优先编码器 下面说法正确的是 B A 有 3 根输入线 8 根输出线 B 有 8 根输入线 3 根输出线 C 有 8 根输入线 8 根输出线 D 有 3 根输入线 3 根输出线 9 3 线 8 线译码电路是 A 译码器 A 三位二进制 B 三进制 C 三 八进制 D 八进制 10 实现多输入 单输出逻辑函数 应选 C A 编码器 B 译码器 C 数据选择器 D 数据分配器 11 实现单输入 多输出逻辑函数 应选 D A 编码器 B 译码器 C 数据选择器 D 数据分配器 12 1 路 4 路数据分配器有 A A 一个数据输入端 两个选择控制端 四个数据输出端 B 四个数据输入端 两个选择控制端 一个数据输出端 C 一个数据输入端 一个选择控制端 四个数据输出端 D 四个数据输入端 一个选择控制端 一个数据输出端 13 只能读出不能写入 但信息可永久保存的存储器是 A A ROM B RAM C RPROM D PROM 14 一个具有 n 根地址输入线和 k 条输出线的 ROM 存储容量是 C A B C D kn kn 2 k n 2 k n2 15 PLA 是指 A A 可编程逻辑阵列 B 现场可编程门阵列 C 随机读写存储器 D 通用阵列逻辑 四 分析计算题 1 组合电路如图所示 分析该电路的逻辑功能 解 1 写表达式 ABCP ABCCABCBABCACPBPAPL 2 化简与变换 CBAABCCBAABCCBAABCL 3 由表达式列出真值表 4 分析逻辑功能 当 A B C 三个变量不一致时 电路输出为 1 所以这个电路称为 不一致电路 2 分析如图所示的组合逻辑电路的功能 解 1 写表达式 ACCBBAY 2 化简与变换 ACCBBAACCBBAACCBBAY 3 由表达式列出真值表 4 分析逻辑功能 当 A B C 三个变量一致时 电路输出为 0 否则输出为 1 所以这 个电路称为 一致电路 3 设计一个楼上 楼下开关的控制逻辑电路来控制楼梯上的路灯 要求 使之在上楼前 用楼下 开关打开电灯 上楼后 用楼上开关关灭电灯 或者在下楼前 用楼上开关打开电灯 下楼后 用楼下开关关灭电灯 解 设楼上开关为 A 楼下开关为 B 灯泡为 Y 并设 A B 闭合时为 1 断开时为 0 灯亮时 Y 为 1 灯灭时 Y 为 0 根据逻辑要求列出真值表 A B Y 0 0 0 1 1 0 1 1 0 1 1 0 BABAY A B Y 1 4 用与非门设计一个举重裁判表决电路 要求 1 设举重比赛有 3 个裁判 一个主裁判和两个副裁判 2 杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定 3 只有当两个或两个以上裁判判明成功 并且其中有一个为主裁判时 表明成功的灯才亮 解 设主裁判为变量 A 副裁判分别为 B 和 C 表示成功与否的灯为 Y 根据逻辑要求列出真值表 A B C Y A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 A B A C Y ABCCABCBAY BCABBCABY 5 某设备有开关 A B C 要求 只有开关 A 接通的条件下 开关 B 才能接通 开关 C 只有在开 关 B 接通的条件下才能接通 违反这一规程 则发出报警信号 设计一个由与非门组成的能实现 这一功能的报警控制电路 解 1 分析题意 写出真值表 由题意可知 该报警电路的输入变量是三个开关 A B C 的状态 设开关接通用 1 表示 开 关断开用 0 表示 设该电路的输出报警信号为 F F 为 1 表示报警 F 为 0 表示不报警 2 由真值表写表达式 CBABCACBACBAF 3 化简函数表达式 CBABCACBACBAF CBBACBBAF 4 画逻辑图 0 1 1 1 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 FA B C 0 1 1 1 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 FA B C 6 设有甲乙丙三人进行表决 若有两人以上 包括两人 同意 则通过表决 用 ABC 代表甲乙丙 用 L 表示表决结果 试写出真值表 逻辑表达式 并画出用与非门构成的逻辑图 解 1 分析题意 写出真值表 用 1 表示同意 0 表示反对或弃权 可列出真值表如下 2 由真值表写表达式BCAABCCABCBAL 3 化简函数表达式 BCABACBCABAC BCABACBCAABCCABCBAL 4 画逻辑图 11 11 11 1 11 11 10 0 11 10 01 1 01 10 00 0 10 01 11 1 00 01 10 0 00 00 01 1 00 00 00 0 L LA AB BC C 11 11 11 1 11 11 10 0 11 10 01 1 01 10 00 0 10 01 11 1 00 01 10 0 00 00 01 1 00 00 00 0 L LA AB BC C 7 试用译码器 74LS138 和门电路实现逻辑函数 ACBCABL 解 将逻辑函数转换成最小项表达式 再转换成与非 与非形式 m3 m5 m6 m7 ABCCABCBABCAL 7653 mmmm 用一片 74138 加一个与非门就可实现该逻辑函数 8 用 74LS138 实现逻辑函数 F 1 2 4 7 解 化简逻辑函数 ABCCBACBACBA ABCCBACBACBACBAF 7 4 2 1 令 A2 A A1 B A0 C 则 7421012012012012 FFFFAAAAAAAAAAAAF 9 用全译码器 74LS138 实现逻辑函数ABCCBACBACBAf 解 1 全译码器的输出为输入变量的相应最小项之非 故先将逻辑函数式 f 写成最小项之反 的形式 由摩根定理 ABCCBACBACBAf 2 f 有三个变量 因而选用三变量译码器 3 变量 C B A 分别接三变量译码器的 C B A 端 则 7120 YYYYf 4 连线 1 G 0 A 74138 G2A 2B 12 AGA Y 1 YYY 2 YYY7 3 Y 4560 ABC1 00 L F0 0F1 1F2 2F3 3F4 4F5 5F6 6F7 7 S1 1S2 2S3 3A2 2A1 1A0 0 7 74 41 13 38 8 F AB C5V 第七题 第八题 第九题 10 用八选一数据选择器 74LS151 实现下列逻辑函数 ABCCABCBABCAL 解 1 将逻辑函数转换成最小项表达式 m3 m5 m6 m7ABCCABCBABCAL 2 画出连线图 11 试用八选一数据选择器 74LS151 实现逻辑函数 F A B C m1 m2 m4 m7 12 试用四选一数据选择器 74LS151 实现逻辑函数 F A B C m1 m2 m4 m7 解 ABCCBACBACBAABCCBACBACBAF 301201101001 DAADAADAADAAF Y AD 34 74151 G 7 D D D D 16 2 D Y 1 DD 02 A 5 A 0 A B C L 0 1 图4 3 5 例4 3 1逻辑图 5V A B C D2D0D1D4D5D6D7D3 E F A2 A1 A0 D2D0D1D4D5D6D7D3 E F A2 A1 A0 D3 E F A2 A1 A0 F m1 m2 m4 m7 C D0D1D2 A0 A1 D3 F E D0D1D2 A0 A1 D3 F E m1 m2 m4 m7 B A CDDCDD 2130 第十一题 第十二题 第十三题 13 试用 4 选 1 数据选择器 74LS151 实现逻辑函数 CABCABL 解 将 A B 接到地址输入端 C 加到适当的数据输入端 作出逻辑函数 L 的真值表 根据真值表 画出连线图 A 3D D 12 D Y 1 D 0 A0 A B 01 C 4选1数据选择器 L 1 第四章第四章 触发器触发器 一 填空题 1 触发器具有 个稳定状态 在输入信号消失后 它能保持 2 稳定状态 2 在基本 RS 触发器暗中 输入端或能使触发器处于 状态 输入端或能使触 D R D R D S D S 发器处于 状态 复位 置位 3 同步 RS 触发器状态的改变是与 信号同步的 CP 脉冲 4 在 CP 有效期间 若同步触发器的输入信号发生多次变化时 其输出状态也会相应产生多次变 化 这种现象称为 触发器的空翻 5 同步 D 触发器的特性方程为 DQ n 1 6 主从触发器是一种能防止 现象的触发器 空翻 7 在 CP 脉冲和输入信号作用下 JK 触发器能够具有 和 的逻 辑功能 保持 置 0 置 1 翻转 8 在 CP 脉冲有效期间 D 触发器的次态方程 JK 触发器的次态方程 1 n Q 1 n Q D nn QKQJ 9 对于 JK 触发器 当 CP 脉冲有效期间 若 J K 0 时 触发器状态 若时 触发器 KJ 或 若 J K 1 时 触发器状态 保持 置 0 置 1 翻转 10 同步触发器属 触发的触发器 主从触发器属 触发的触发器 电平 边沿 11 边沿触发器是一种能防止 现象的触发器 一次翻转 12 与主从触发器相比 触发器的抗干扰能力较强 边沿 13 对于 JK 触发器 若 J K 则可完成 触发器的逻辑功能 T 14 对于 JK 触发器 若 则可完成 触发器的逻辑功能 D KJ 15 将 D 触发器的 D 端与端直接相连时 D 触发器可转换成 触发器 T Q 二 判断题 1 触发器有两个稳定状态 一个是现态 一个是次态 2 触发器有两个稳定状态 在外界输入信号的作用下 可以从一个稳定状态转变为另一个稳定状 态 3 触发器的逻辑功能可以用真值表 卡诺图 特性方程 状态图和波形图等五种方式描述 4 同步 D 触发器的 Q 端和 D 端的状态在任何时刻都是相同的 5 主从触发器能避免触发器的空翻现象 6 主从触发器存在 一次翻转 现象 7 主从 JK 触发器和边沿 JK 触发器的特性方程是相同的 8 采用边沿触发器是为了防止空翻 9 同一逻辑功能的触发器 其电路结构一定相同 10 仅具有反正功能的触发器是 T 触发器 三 选择题 1 对于触发器和组合逻辑电路 以下 D 的说法是正确的 A 两者都有记忆能力 B 两者都无记忆能力 C 只有组合逻辑电路有记忆能力 D 只有触发器有记忆能力 2 CP 有效期间 同步 RS 触发器的特性方程是 B A B RS 0 C nn QRSQ 1nn QRSQ 1nn RQSQ 1 D RS 0 nn RQSQ 1 3 CP 有效期间 同步 D 触发器特性方程是 A A B C D DQ n 1nn DQQ 1nn QDQ 1nn QDQ 1 4 对于 JK 触发器 输入 J 0 K 1 CP 脉冲作用后 触发器的应为 A 1 n Q A 0 B 1 C 可能是 0 也可能是 1 D 与有关 n Q 5 JK 触发器在 CP 脉冲作用下 若使 则输入信号应为 A nn QQ 1 A B C D 1 KJQKQJ QKQJ 0 KJ 6 具有 置 0 置 1 保持 翻转 功能的触发器叫 A A JK 触发器 B 基本 RS 触发器 C 同步 D 触发器 D 同步 RS 触发器 7 边沿控制触发的触发器的触发方式为 C A 上升沿触发 B 下降沿触发 C 可以是上升沿触发 也可以是下降沿触发 D 可以是高电平触发 也可以是低电平触发 8 为避免一次翻转现象 应采用 D 触发器 A 高电平 B 低电平 C 主从 D 边沿 9 仅具有 保持 翻转 功能的触发器叫 D A JK 触发器 B RS 触发器 C D 触发器 D T 触发器 10 仅具有 翻转 功能的触发器叫 D A JK 触发器 B RS 触发器 C D 触发器 D T 触发器 四 简答题 1 画出用边沿 JK 触发器实现边沿 T 触发器的逻辑图 答 略 2 画出用主从 RS 触发器实现的逻辑图 答 略 nnn QKQJQ 1 3 画出用 JK 触发器实现的逻辑图 答 略 nn QQ 1 4 画出用主从 RS 触发器实现的逻辑图 答 略 nnn QKQJQ 1 5 已知同步 D 触发器的输入信号波形 画出输出 Q 端信号波形 CP D Q Q 答 略 6 已知主从 JK 触发器 J K 的波形如图所示 画出输出 Q 的波形图 设初始状态为 0 答 Q CP J K 1 2 3 456 第五章第五章 时序逻辑电路时序逻辑电路 一 填空题 1 时序逻辑电路任何时刻的输出信号不仅取决于 而且还取决于 当时的输入信号 电路原来的状态 2 时序逻辑电路逻辑功能的表示方法有 和 四 种 方程 状态转换真值表 状态转换图 时序图 3 进行时序逻辑电路的分析时 需要列出逻辑电路的一些方程式 这些方程式包括 和 时钟方程 输出方程 驱动方程 状态 方程 4 用来记忆和统计输入 CP 脉冲个数的电路 称为 计数器 5 用以存放二进制代码的电路称为 寄存器 6 具有存放数码和使数码逐位右移或左移的电路称为 移位寄存器或移存器 7 产生 的电路称为顺序脉冲发生器 顺序脉冲信号 二 判断题 1 时序逻辑电路的特点是在任何时刻的输出不仅和输入有关 而且还取决于电路原来的状态 2 时序逻辑电路由存储电路和触发器两部分组成 3 为了记忆电路的状态 时序电路必须包含存储电路 存储电路通常以触发器为基本单元电路组 成 4 计数器能够记忆输入 CP 脉冲的最大数目 叫做这个计数器的长度 也称为计数器的 模 5 同步时序电路和异步时序电路的最主要区别是 前者没有 CP 脉冲 后者有 CP 脉冲 6 同步时序电路和异步时序电路的最主要区别是 前者的所有触发器受同一时钟脉冲控制 后者 的各触发器受不同的时钟脉冲控制 7 时序电路的逻辑功能可用逻辑图 逻辑表达式 状态表 卡诺图 状态图和时序图等方法来描 述 它们在本质上是相通的 可以互相转换 8 当时序逻辑电路进入无效状态后 若能自动返回有效工作状态 该电路能自启动 9 74LS163 是集成 4 位二进制 十六进制 同步加法计数器 三 选择题 1 时序逻辑电路中一定包含 A A 触发器 B 编码器 C 移位寄存器 D 译码器 2 时序电路某一时刻的输出状态 与该时刻之前的输入信号 A A 有关 B 无关 C 有时有关 有时无关 D 以上都不对 3 用 n 个触发器构成计数器 可得到的最大计数长度为 D A B C D nn2 2 n n 2 4 同步时序逻辑电路和异步时序逻辑电路比较 其差异在于后者 B A 没有触发器 B 没有统一的时钟脉冲控制 C 没有稳定状态 D 输出只与内部状态有关 5 一位 8421BCD 计数器 至少需要 B 个触发器 A 3 B 4 C 5 D 10 6 经过有限个 CP 可由任意一个无效状态进入有效状态的计数器是 A 自启动的计数器 A 能 B 不能 C 不一定能 D 以上都不对 7 构成数码寄存器和移位寄存器的触发器 其逻辑功能一定为 B A JK 触发器 B D 触发器 C 基本 RS 触发器 D T 触发器 8 要想把串行数据转换成并行数据 应选 C A 并行输入串行输出方式 B 串行输入串行输出方式 C 串行输入并行输出方式 D 并行输入并行输出方式 9 寄存器在电路组成上的特点是 B A 有 CP 输入端 无数码输入端 B 有 CP 输入端和数码输入端 C 无 CP 输入端 有数码输入端 D 无 CP 输入端和数码输入端 10 通常寄存器应具有 D 功能 A 存数和取数 B 清零和置数 C A 和 B 都有 D 只有存数 取数和清零 没有置数 三 分析计算题 1 分析图示时序逻辑电路 CP Q2 Q2 1D C1 1D C1 Q1 Q1 FF0 FF1 FF2 1D C1 Q0 Q0 解 1 写方程式 异步时序电路 时钟方程 驱动方程 CPCPQCPQCP 00112 nnn QDQDQD 001122 2 求状态方程 D 触发器的特性方程 将各触发器的驱动方程代入 即得电路的DQn 1 状态方程 上升沿时刻有效 上升沿时刻有效 上升沿时刻有效 CP Q Q 00 1 0 011 1 1 122 1 2 nn nn nn QDQ QDQ QDQ 3 计算 列状态表 4 画状态图 时序图 现 态次 态注 nnn QQQ 012 1 0 1 1 1 2 nnn QQQ 时钟条件 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 CP0 CP1 CP2 CP0 CP0 CP1 CP0 CP0 CP1 CP2 CP0 CP0 CP1 CP0 CP Q Q 0 1 0 01 1 1 12 1 2 nn nn nn QQ QQ QQ CP 01 1 1 1 0 1 1 1 2 n n n Q Q Q 不变 不变 000 001 010 011 111 110 101 100 a 状态图 b 时序图 CP Q0 Q1 Q2 排列顺序 nnn QQQ 012 5 电路功能 由状态图可以看出 在时钟脉冲CP的作用下 电路的 8 个状态按递减规律 循环变化 即 000 111 110 101 100 011 010 001 000 电路具有递减计数功能 是 一个 3 位二进制异步减法计数器 2 用 JK 触发器设计一个 4 位二进制异步加法计数器 解 1J 1K C1 2 Q 1 Q CP FF3 R 1K FF2 1J C1 R 1K FF1 Q 1J 0 C1 R R 0 FF 1J C1 1K Q3 1 CR 计数脉冲 清零脉冲 QQQQ 3 用 74LS161 构成十进制计数器 解 当 74LS161 计数到 Q3Q2Q1Q0 1001 时 使 为置数创造了条件 当下一个计数脉冲一0 D L 到 各置数端数据立即送到输出端 预置数端 D3D2D1D0 0000 电路如图所示 74161构构成成十十进进制制计计数数器器 CP 1 1 QCC Q0Q1Q3 T LD Cr CP D0D1D2D3 P 74LS161 Q2 74161构构成成十十进进制制计计数数器器 CP 1 1 QCC Q0Q1Q3 T LD Cr CP D0D1D2D3 P 74LS161 Q2 74161构构成成十十进进制制计计数数器器 CP 1 1 QCC Q0Q1Q3 T LD Cr CP D0D1D2D3 P 74LS161 Q2 Q3Q2Q1Q0 1001 Q3Q2Q1Q0 0000 0123 QQQQLD 4 用 74LS161 构成一个十二进制计数器 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP 1 1 a 用异步清零端CR归零 74LS161 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP 1 1 b 用同步置数端LD归零 74LS161 5 用 74LS163 构成一个十二进制计数器 解 1 写出状态SN 1 的二进制代码 SN 1 S12 1 S11 1011 2 求归零逻辑 013111 111 QQQPPPPLDCR N N 3 画连线图 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP 1 1 a 用同步清零端CR归零 74LS163 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP 1 1