hspice-一些注解(进阶)

runlvl 用来设置仿真速度与精度 最高精度级别 runlvl 6 1 fast 事实上设为零 将回到早先的未加入些功能 的版本 6 most accurate 默认的值是 runlvl 3 较低数值适合于纯数字电路或大部分数字电路 Hspice 使用的是最好保存的 runlvl 设置 通常是结合 option runlvl 5 If you set option ACCURATE then HSPICE limits the RUNLVL value to 5 or 6 p1 input1 0 z0 50 port 1 pulse 0 1 5 100p 40p 40p Psource dut in 0 z0 zref port 1 pulse vlo vhi td tr tf p 代表 port 元件 Psource dut inp dut inn 0 z0 zref port 1 pulse vlo vhi td tr tf 这里定义的是差分的 port 元件 对输出部分 没有源 所以无须加 source 部分 Pterm dut out 0 z0 50 port 2 这里要区别在 meas p m1 p 组合是表现功率 t 无损传输线 结点 阻抗 延迟 T1 dut in 0 node1 0 Z0 50 td 1n par 可复用 par 输出作为其他端口的输入电压电压 Reusing the PAR Output as Input to Other Elements 可使用于 print probe 的输出 print tran v 5 par 5 cos 6 28 v 10 v 5 k 360 式子要加单引号括起来 IBIS 模型使用 Input buffer B INPUT nd pc nd gc nd in nd out of in Output buffer B OUTPUT nd pu nd pd nd out nd in nd pc nd gc Input ECL Buffer B INPUT ECL nd pc nd gc nd in nd out of in Output ECL Buffer B OUTPUT ECL nd pu nd ou t nd in nd pc nd gc Tri state buffer B 3STATE nd pu nd pd nd out nd in nd en nd pc nd gc Input Output buffer B IO nd pu nd pd nd out nd in nd en nd out of in nd pc nd gc pu and pd are pull up and pull down pc and gc are power clamp and ground clamp nd simply stands for node 例子如下 b out1 nd pu nd pd out1 in1 file at16245 ibs model AT16245 OUT Search 组合使用 option search 自动寻找库以及包含文件所在的路径 hspice ini file sets th e default search paths sa 146 例子 OPTION SEARCH installdir parts signet 定位到安装路径下去扫描寻找 S 参数参数 与外部电路连接 si 69 Sxxx nd1 nd2 ndN ndRef 所有的节点 其中最后一个点为地参考节点 除地结点共 n 共有 n 个 结点 当各结点参考结点不同时 可写成 nd1 nd1 nd2 nd2 ndN ndN 形式 MNAME Smodel name s 参数标号 TYPE s y Z0 value vector value s 参数 y 参数 特征阻抗 FBASE base frequency FMAX maximum frequency 时域运算 傅里叶运算的基带频率 默认为瞬 态响应单位间隔的倒数 FMAX 取取 2 倍倍 Knee frequency 可以保证相对的准确可以保证相对的准确 INTERPOLATION STEP LINEAR SPLINE HYBRID 运算数据外推方式 INTDATTYP RI MA DBA 数据类型 RI 复数 MA 幅度角 DBA 分贝 HIGHPASS 1 2 3 4 LOWPASS 0 1 2 3 低频为了抽取接近 DC 的响应 DELAYHANDLE 1 0 ON OFF DELAYFREQ val 对于类似传输线延迟时 为准确 选 on MIXEDMODE 0 1 DATATYPE data string 其中 data string d diff c comm s sing n n port NOISE 1 0 NoiPassiveChk 1 0 DTEMP val 热噪声 RATIONAL FUNC 0 1 RATIONAL FUNC REUSE 0 1 2 PASSIVE 0 1 PASSIVE TOL val COLSUM LIMIT val ENFORCE PASSIVE 0 1 STAMP S Y YSTS SSTS DEEMBED M int PRECFAC val FQMODEL sp model name 为了提高精度 保持准确 1 外推 DC 响应 设置好 lowpass 2 max frequency 最好设置为 3 倍最快瞬变频率 用 model 来描述指定 S 模型 MODEL Smodel name S N dimension 指定为 S 模型 为 N 端口 TSTONEFILE filename CITIFILE filename touchstone 文件是比较常用的模型 调用可见下边文件是比较常用的模型 调用可见下边 RFMFILE file name rfm BNPFILE filename 还有一个可用的 FQMODEL SFQMODEL TYPE s y Z0 value vector value FBASE base frequency FMAX maximum frequency 组合示例 s1 n1 n2 n3 n ref mname smodel z0 100 model smodel s n 3 fqmodel sfqmodel or tstonefile exp1 s3p citifile exp1 citi0 z0 50 fbase 25e6 fmax 1e9 100 欧比 model 里的 50 欧级别更高 sp 文件使用举例 subckt sparam n1 n2 tsfile str ss ts s2p S1 n1 n2 0 mname s model model s model S TSTONEFILE str tsfile ends x1 A B sparam tsfile str ss ts s2p S element data file mode 一个完整的以一个完整的以 p 端口来描绘的仿真网表端口来描绘的仿真网表 91 S parameter example OPTION post probe v n2 P1 n1 0 port 1 Z0 50 ac 1v PULSE 0v 5v 5n 0 5n 0 5n 25n P2 n2 0 port 2 Z0 50 ac lin 500 1Hz 30MegHz tran 0 1ns 10ns reference node is set S1 n1 n2 0 mname s model S parameter model s model S TSTONEFILE ss ts s2p Rt1 n2 0 50 end S 参数的去嵌参数的去嵌 消除由不需要的外部测量接口如探针 连接器带来的影响 104 S1 1 2 3 4 5 6 7 8 mname model name STAMP DEEMBED or model model name S STAMP DEEMBED SP model 小信号参数数据频率表格模型 描述频率变化特性 MODEL name sp N val FSTART val FSTOP val NI val 矩阵维度矩阵维度 一个维度包含了实 虚两部分读数 起始频率点 终止频率点 频率点每间隔 默认为 10 SPACING val MATRIX val VALTYPE val INFINITY matrixval spacing lin de log poi nonuinform 其中 matrix 数据类型 symmetric 对称 仅显示左下边 hermitian 共轭 nonsymmetric 非对称 完整 形 Valtype 数据类型 real Cartesian polar 复极点 INTERPOLATION val EXTRAPOLATION val DC val 内插 step linear spline 外推 none step linear POI non uniform spacing 非一致间隔 DATA 对如下类型的不同列组的数据 即层数据 File D File E File F d1 d2 d3 e4 e5 f6 d1 d2 d3 e4 e5 f6 使用如下样板 DATA dataname LAM FILE file1 p1 1 p2 2 p3 3 FILE file2 p4 1 p5 2 FILE file3 p6 1 ENDDATA 传输线模型 si 125 其中 W 代表精确建模的传输线 包括了导体与介质损耗 T 代表相对简单的无损传输线 有关传输线损耗的两个公式 趋肤损耗 介质损耗 对 W 模型 考虑频率相关性模型 INCLUDEGDIMAG yes 开启了使用复杂介质损耗的模型 频率相关复介质旁路损耗 其中 wp 是与极化时间常数相关的角频率 Wtest win 0 wout 0 N 1 RLGCMODEL WE1 L 0 3 INCLUDEGDIMAG yes MODEL WE1 W MODELTYPE RLGC N 1 1 维矩阵 对于多维的情况 L0 val1 val2 val3 Lo 3 8e 07 Co 1 3e 10 Ro 2 74e 00 Go 0 0 Rs 1 1e 03 Gd 8 2e 12 wp 0 07 不输入极化常数时 此项不要 PRINTZO 输出 w 元件的复特征阻抗到 wzo 格式的文件 low half W1 N 2 in1 in2 gnd out1 out2 gnd RLGCMODEL 2 line l 0 1 PRINTZO POI 3 1e6 1e9 1e12 其中 2 line wzo 保存输出 w element model 2 line Characteristic Impedance Matrix MODEL ZO SP N 2 SPACING POI MATRIX SYMMETRIC DATA 3 1 0e6 175 362 156 577 3 54758 2 53246 175 362 156 577 1 0e9 48 7663 1 3087 1 69417 0 0073233 48 7663 1 3087 1e12 48 9545 0 238574 1 66444 0 0348332 48 9545 0 238574 混合阻抗矩阵 对于一个简单的养分传输线 对于一个弱耦合的对称双微带线 单线的特征阻抗 Z11 Z22 50 欧 Z21 Z12 0 欧 传输线连接的系统模型传输线连接的系统模型 Delayopt 准确的建立延迟模型 以保证时域仿真的准确 DELAYOPT 0 1 2 to deactivate activate and automatically determine 默认设置为 0 不使用 DCACC 保证低频部分的准确与收敛 DCACC 0 为关闭 完整的完整的 W 语法语法 si 125 其中其中 5 个例子在个例子在 128 页页 Wxxx i1 i2 iN iR o1 o2 oN oR N val L val 输入 输出 输入 输出 参考节点 RLGCMODEL name RLGCFILE name UMODEL name FSMODEL name TABLEMODEL name SMODEL name fsmodel 来自场求解器来自场求解器 INCLUDERSIMAG YES NO FGD val DELAYOPT 0 1 2 3 includersimag 默认考虑趋肤效应的虚部项 fdg 指定材料介质损耗的截止频率 INCLUDEGDIMAG YES NO NODEMAP XiYj DCACC 1 0 NOISE 1 0 DTEMP val PRINTZO frequency sweep MIXEDMODEZO 0 1 printzo 输出复阻抗 可使用 lin deco ct poi SCALE RS val 一个完整的包含 W 同时调用 W 的例子 W Element example four conductor line W1 N 3 1 3 5 0 2 4 6 0 RLGCMODEL example rlc l 0 97 调用调用 W 元素元素 V1 1 0 AC 1v DC 0v pulse 4 82v 0v 5ns 0 1ns 0 1ns 25ns AC lin 1000 0Hz 1GHz DC v1 0v 5v 0 1v tran 0 1ns 200ns RLGC matrices for a four conductor lossy MODEL example rlc W MODELTYPE RLGC N 3 使用使用 model 对对 W 进行详细地定义进行详细地定义 Lo 2 311e 6 4 14e 7 2 988e 6 8 42e 8 5 27e 7 2 813e 6 Co 2 392e 11 5 41e 12 2 123e 11 1 08e 12 5 72e 12 2 447e 11 Ro 42 5 0 41 0 0 0 33 5 Go 0 000609 0 0001419 0 000599 0 00002323 0 00009 0 000502 Rs 0 00135 0 0 001303 0 0 0 001064 Gd 5 242e 13 1 221e 13 5 164e 13 1 999e 14 7 747e 14 4 321e 13 end UMOEDL 详情参考详情参考 135 157 U 模型中的 RLGC 是以自自 互阻互阻抗感抗的形式表示的 W 格式中 R f R0 sqrt f 1 j Rs U 格式中 R Rc Rs Rc 就是上式中的直流电阻 而 计算趋肤效应的起始频率 Fskin 1 15 risetime 例子例子 W Element example four conductor line U model W1 1 3 5 0 2 4 6 0 Umodel example N 3 l 0 97 MODEL example U LEVEL 3 NL 3 Elev 2 Llev 0 Plev 1 Nlay 2 L11 2 311uH L12 0 414uH L22 2 988uH L13 84 2nH L23 0 527uH L33 2 813uH Cr1 17 43pF C12 5 41pF Cr2 10 1pF C13 1 08pF C23 5 72pF Cr3 17 67pF R1c 42 5 R2c 41 0 R3c 33 5 Gr1 0 44387mS G12 0 1419mS Gr2 0 3671mS G13 23 23uS G23 90uS Gr3 0 38877mS R1s 0 00135 R2s 0 001303 R3s 0 001064 V1 1 0 AC 1v DC 0v pulse 4 82v 0v 5ns 0 1ns 0 1ns 25ns AC lin 1000 0Hz 1GHz DC v1 0v 5v 0 1v TRAN 0 1ns 200ns END 频率相关表格模型频率相关表格模型 Frequency Dependent Tabular Model 见 si 161 可用来模拟传输线的任意频率特性 不支持 RC 传输线 model Nodemap 端口节点表 近端 输入端用 I I N 远端 输出端使用 O F 示例如下 NODEMAP I1I2O1O2 W Element Example S Model rout out 0 50 vin in gnd LFSR 1 0 0 0 1n 0 1n 1g 1 5 2 rout 50 其中 LFSR 是伪随机序列产生器 or 线性反馈移位寄存器 pulse 0 1 0 0 1n 0 1n 0 9n 2n W1 in gnd out gnd SMODEL smodel N 1 l 0 3 NODEMAP I1O1 MODEL smodel S TSTONEFILE w s2p XLINELENGTH 0 3 XLINELENGTH 表明的是所用 S 参数来自的系统模型的线长 A must term for sp file and W element opt accurate post opiton accurate 自动设置 RUNLVL value to 5 or 6 tran 01n 20n end W element passive noise model 无源噪声模型 热噪声 NOISE and LIN noisecalc 1 多端口时 NOISE 1 0 DTEMP val 1 时 会产生 2N 2N 噪声 电流源电流源相关矩阵 T element 阻抗和延迟 无损 简单的示例 T1 in gnd t out gnd model name1 L 200m U1 in gnd u out gnd model name1 L 200m model model name1 U LEVEL 3 PLEV 1 ELEV 1 wd 2m ht 2m th 0 25m 几何描述 ELEV 1 planar structure 即平面结构 PLEV 1 wd 导体宽度 ht th 介质维度 KD 5 KD 为介质常数 理想传输线示例 Txxx in refin out refout Z0 val TD val L val IC v1 i1 v2 i2 IC 为设定传输线的初始条件 各端口初始输入电压 电流 Txxx in refin out refout Z0 val F val NL val F 与与 NL 在频率 F 时 归一化电气长度 默认为 1 4 单 位波长 为 NL IC v1 i1 v2 i2 利用场求解器来求解抽取传输线参数利用场求解器来求解抽取传输线参数 对应的是 W element page si 188 要求解趋肤阻抗 设置 FSOPTIONS COMPUTE RS yes 场求解器对应声明 MATERIAL LAYERSTACK 用来声明介质与金属层 但不包括不包括导线部分 导线部分在最后的场求解指令里用 conductor SHAPE 声明形状 rectangle circle strip polygon 多边形 Trapezoid 梯形 示例 shape rect rectangle width 400e 6 height 40e 6 这一系列的都是类似的布局 先 名称 类型 FSOPTIONS 求解选项 MODEL w modeltype fieldsolver 指定传输线类型为场求解器 语法语法 MODEL mname W MODELTYPE FieldSolver LAYERSTACK name FSOPTIONS name cood 为选定座标系 RLGCFILE name COORD 0 DESCART 1 POLAR RLGC 文件名首字母必须为字母 不能为数字 OUTPUTFORMAT RLGC RLGCFILE 设置 FSOPTIONS PRINTDATA t YES 为输出 RLGC 文 件 CONDUCTOR SHAPE name MATERIAL name ORIGIN val1 val2 TYPE SIGNAL REFERENCE FLOATING 导体类型 默认 signal 设置为 w element 中的信号节点 Floating 浮空的导体 w element 中没有参考 抽取 RLGC 表格模型 FSOPTIONS name ACCURACY HIGH MEDIUM LOW GRIDFACTOR val COMPUTE GO YES NO COMPUTE GD NO YES COMPUTE RO YES NO COMPUTE RS NO YES DIRECT ITER COMPUTE TABLE frequency sweep PRINTDATA NO YES APPEND 对于介质损耗项 Gd 必须定义材料的损耗值 才会在矩阵里出现 材料声明如下 Gd 2 p tan0 Co MATERIAL die1 DIELECTRIC ER 4 1 LOSSTANGENT 012 详例见 194 考虑到导体损耗的二阶效应 粗糙表面 两种方法 比例因子 计算表面粗糙高度的均方值 RMS 见 si 196 比例因子 Wxxx ni1 ni2 ref in no1 no2 ref out SCALE RS value 取均方值 material copper metal conductivity value roughness value 一个完整的场求解器指令例子 此例主要是生成 RLGC use copper roughs w roughness 2um P3 in2 0 port 3 ac 1 P4 out2 0 port 4 W2 in2 gnd out2 gnd FSmodel line1 rough N 1 l 0 1 material diel dielectric er 4 3 material copper metal conductivity 57 6meg material copper rough metal conductivity 57 6meg ROUGHNESS 2e 6 计算介质材料的粗糙高度的均方值 shape rect rectangle width 400e 6 height 40e 6 分别定义形状 layerstack stack1 background air 叠层结构 注意顺序是从下至上 即铜层为最下层 上一层是介 质 layer copper 10e 6 1 layer 包含两个项 材料 material 厚度 0 5mm layer diel 200e 6 2 fsoptions opt1 printdata yes computeGd no computeRs yes 控制选项 不计算介质损耗 Gd model line1 rough W Modeltype fieldsolver 在 model 中完整陈述所求解的结构 layerstack stack1 fsoptions opt1 Rlgcfile line1 rough rlgc 使用使用 line1 rough rlgc 这个文件来存储矩阵这个文件来存储矩阵 在同路径文件夹内在同路径文件夹内 conductor shape rect origin 0 110e 6 material copper rough conductor 作用是声明导线的部分 包 括三个项 material shape origin 如有多个导体 依次书写 如下 conductor shape rect origin 0 110e 6 material copper rough opt post ac dec 100 1e6 1e10 end 使用多核进程技术加速场求解器 pp si 198 主要用于加速趋肤效应部分电阻 Rs 的计算 相对另外三部分指令 COMPUTE GO NO YES COMPUTE RS NO YES DIRECT ITER 其中 direct 和 yes 一样 使用加速 iter 使用迭代的矩阵算法 Gridfactor fsoption 中的指令 只能使用整数 用来指定确定求解形状的最终分割数乘法因子 当 compute rs yes 时 场求解器不会计算 Ro Rs 蒙特卡罗 si 207 页关于蒙特卡罗的和生产工艺上尺度误差尺度误差相关的例子非常好 下面是一个使用 polar 座标的共轴线模型 完整例子参见 si 209 页 SHAPE circle 1 CIRCLE RADIUS 0 5m Layer Stack LAYERSTACK coaxial LAYER diel 1 11m only one 因为外围导体为无穷地 不要定义 所以这里只 定义了中间部分的介质 而最中间部分的导体在下面的 conductor 中定义 MODEL coax W MODELTYPE FIELDSOLVER FSOPTIONS myOpt COORD polar 声明使用极座标声明使用极座标 LAYERSTACK coaxial RLGCFILE coax rlgc CONDUCTOR SHAPE circle 1 MATERIAL copper ORIGIN 0 0 MODEL twin W MODELTYPE FIELDSOLVER FSOPTIONS myOpt COORD polar LAYERSTACK coaxial RLGCFILE twin rlgc CONDUCTOR SHAPE circle 1 MATERIAL copper ORIGIN 4 5m 0 CONDUCTOR SHAPE circle 1 MATERIAL copper ORIGIN 4 5m 180 由于使用 polar 座标系 只须定义半径与角度 而且 Only one diel ectric is permitted and the dielectric layer is surrounded by ground 就是只要定义中央的导体部分只要定义中央的导体部分 外围为无穷地 且把介质完全包围起来 见 si 208 IBIS 模型支持 DC AC transient analysis bxxx node 1 node 2 node N 所有外部结点 file filename model model name 指定所用到的 IBIS 的名字以及相关的 model keyword 1 value 1 keyword M value M 可选关键词 M num 乘法因子 正整数 解决超频以及输入过载带来的问题 si 217 rm dly rwf default rdly time value 值设为正数值 rm dly fwf default fdly time value rm tail rwf default rtail time value rm tail fwf default ftail time value 各种 buffer Input 输入 BUFFER si 218 B INPUT nd pc nd gc nd in nd out of in 共 4 个节点 node in 的观测电压可在 node out of in 探测看 file filename model model name typ typ min max fast slow power on off 如果设置 power on 那么地 电钳位连接并开启 所以不要 再把它们连接到电源或地上 如果 power off 那么就要另外通过 RLC 或传输线来连接电源到这些结点 buffer 1 input interpol 1 2 nowarn c com pc c com pc value c com gc c com gc value pc scal pc scal value gc scal gc scal value 打印时 PRINT V nd pc V nd gc Output 输出 BUFFER B OUTPUT nd pu nd pd nd out nd in nd pc nd gc 4 到 6 个结点 两个可选 如果括号里钳位没定义 那默认为各自连接到地 电 pull up down file file name model model name typ typ min max fast slow power on off power on 同上 不再再去连接 power ground clamp buffer 2 output xv pu state pu xv pd state pd interpol 1 2 ramp fwf 0 1 2 ramp rwf 0 1 2 fwf tune fwf tune value rwf tune rwf tune value nowarn c com pu c com pu value c com pd c com pd value c com pc c com pc value c com gc c com gc value 探测流经 C comp 的电流 si 223 Tristate buffer 三态 buffer B 3STATE nd pu nd pd nd out nd in nd en nd pc nd gc 三态没有钳位 多了一个使能 file file name model model name typ typ min max fast slow power on off buffer 4 three state xv pu state pu xv pd state pd 同上输出 buffer 对 no out 结点并没有规定的规则 这个结点上的电压受到结点 nd in 与 nd en 控制 电压源必须连接到 nd in nd en 也要设置 nd in nd en 是代表 0 1 的控制 信号 V in nd in gnd 0V pulse 0V 1V 1n 0 1n 0 1n 7 5n 15n V en nd en gnd 0V pulse 0V 1V 3n 0 1n 0 1n 7 5n 15n Input Output Buffer B IO nd pu nd pd nd out nd in nd en nd out of in nd pc nd gc Open Drain Open Sink Open Source Buffers Open drain and open sink 没有 pullup 电路 Open source buffers 没有 pulldown 电路 但它们的 card 同 output buffer 一样 可像 output 一样正常指定 pullup 和 pulldown 尽管 open 可能并不 包含 不过 下面的要注意 Because open drain and open sink buffers do not have pullup circuitry do not specify the xv pu nd state pu option I O Open Drain I O Open Sink I O Open Source Buffers si 230 详细的详细的 IBIS 语法可见语法可见 242 页页 file file name 完整路径 如在同一文件夹中 只要使用文件名就行了 model model name 指定 ibis 文件中的模型 model ABC 1234 out buffer Buffer Number Buffer Type typ typ min max fast slow hsp ver hspice version hsipce version 默认为当前使用软件的版本 power on off interpol 1 2 默认为 1 I V V T 曲线需要内插 1 为线性内插 2 为 quadratic bi s pline interpolation xv pu nd state pu 这两个用来描述驱动器的任一时刻的状态 如驱动器主拉低时 设置 St pu 0 St pd 1 xv pd nd state pd 从拉低到拉高变化过程中 St pu 0 变为 1 而 St pd 1 变为 0 如果要 no 知道瞬变如何发生的 xv pu nd state pu xv pd nd state pd 提供了 信息 nd state pu and nd state pd 是增加节点的名称 打印 PRINT V nd state pu V nd state pd ramp fwf 2 1 0 默认为 2 0 使用 ramp data 1 对于有多个下升 下降时 使用第一个第一个上升 下降 ramp rwf 2 1 0 2 对于有多个下升 下降时 使用最先出现的两个两个上升 下降 选择显示波形 fwf tune fwf tune value 取值 0 1 仅用在两种情况 上面的 ramp date 默认为 0 1 sigle VT 波形 ramp f rwf 为为 1 时 0 25 rwf tune rwf tune value 指定了 pullup pulldown 电路的 on off 瞬变时间 详见 si 250 rwf pd dly rwf pd dly value 可用来提高单 VT 波形的 ibis 模型的精度 取值 0 1 默认值为单 VT 波形 非 fwf pu dly fwf pu dly value 开关时间与 VT 波形整个转换时间之间的比值 Use fwf pu dly only when ramp fwf 1 A rwf pd dly parameter is used with a rwf tune parameter to provide a more real pulldown circuit turn off transition for a rising edge 详见 si 253 pd scal pd scal value 这四个放大因子可放大相关 buffer 的 I V 曲线 pu scal pu scal value 放大 I V 曲线能有效地放大驱动强度 pc scal pc scal value gc scal gc scal value rwf scal rwf scal value 这两个放大因子可以放大 上升 下降 V T 曲线的 会影响上升 下降时间 与 buffer fwf scal fwf scal value 延迟 ss state on off 开启 关闭 ibis 文件中的状态电气模型 默认为 on 仅适用于 series switch buffer model rm dly rwf default rdly time value 这四个语句用来移除 ibis 模型中 VT 曲线模型中的非开关时间 rm dly fwf default fdly time value dly 移除最开始的上升 下降延迟 最好保证两值一样 rm tail rwf default rtail time value tail 语句用来移去上升 下降拖尾部分 rm tail fwf default ftail time value 每个都取正值 见 si 255 nowarn 不提示 warning 不要用作 nodes list 的第一个关键词 c com pu c com pu value 这四个如果不设置 那为默认的 C comp die capacitance c com pd c com pd value 为了模拟电源 地弹噪声 要用这 4 个寄生电容选项 node out c com pc c com pc value expected that c com pu c com pd c com pc c com gc c com gc value c com gc 1 V out of in 根据 input buffer 规则计算得出 detect oti mid 1 0 仅用于 input io buffer 默认为 1 为 0 时 用作接受器时 V out of in does not take the value 0 5 if V in is between Vinl and Vinh 仍取上次的值 time control 1 0 默认为 1 使能 ibis 的时间步进控制 OPTION D IBIS 指明 IBIS 文件的路径 differential pin si 259 疑问 si 261 一个完整的使用 ibis 的例子 si 262 Hspice 创建 buffer si 263 buffer name cname pin name syntax file file name component component name package 0 1 2 3 0 不把封装参数 RLC package 加入到元件中 1 使用 ibis 中定义的 RLC package 2 添加 ibs 文件中的 pin 3 l 默认设置 另设封装 RLC model 如果没 设置封装 pin pkgfile pkg file name mod sel selName 1 modName 1 selName n modName n 选择模型 其他可选 si 266 例子 ibis p test file comp ibs component cpu 133mhz ff hsp ver 2002 4 nowarn package 3 pkgfile test pkg cad 包含了 ibis 和 pkg 文件 设置元件 component 调用 spice verilog a 格式的 pins si 270 Buffer nodes 的输入输出格式 buffer name node name cname is defined in the ibis card in the sp netlist buffer name cname pin name 加入加入 component ibis component name file pinmap ibs component NO PINMAPPING nowarn package 0 Vin1 pcomp 1 i 0 0V pulse 0V 1V 1n 0 1n 0 1n 7 5n 15n Vin2 pcomp 2 i 0 0V pulse 0V 1V 1n 0 1n 0 1n 7 5n 15n Rout1 1 pcomp 1 0 50 Rout2 1 pcomp 2 0 50 用 ibis 创建封装 pkg p test pkgfile processor clk ff ibs model FCPGA FF PKG EBD Electrical Board Description 一个完整的一个完整的 ibis ebd 完整网表例子完整网表例子 sp 网表网表 Analysis And Options op tran 10p 30n option post 2 probe Stimulus Vin cmp1 5 i 0 0V pulse 0V 3V 2n 0 1n 0 1n 7 5n 15n Vpu cmp1 1 0 2 5v vpc cmp1 2 0 2 5v vpd cmp1 3 0 0v vgc cmp1 4 0 0 Rload Rd1 ebd1 a3 0 50 Rd2 ebd1 a4 0 50 Define Component ibis cmp1 file pinmap ibs component Component1 hsp ver 2003 3 package 0 Define EBD ebd ebd1 file pinmap ebd model Board1 component cmp1 u21 Output probe tran input output 对应 对应 Tab26 中的第二中的第二 cmp1 5 out v cmp1 5 buf 5 Output cmp1 5 类 类 tab 在下方 所以为驱动器输在下方 所以为驱动器输 出端 因而接收到桩线反射信号 出端 因而接收到桩线反射信号 所以波形 所以波形 cmp1 5 in v cmp1 5 i no package so the out node is cmp1 5 not cmp1 5 o input output 驱动器输入端驱动器输入端 实际上为信号源的输 实际上为信号源的输 入 即入 即 pwl 输入输入 Vin cmp1 5 i 0 0V pulse 0V 3V 2n 0 1n 0 1n 7 5n 15n ebd1 a3 v ebd1 a3 ebd1 a4 v ebd1 a4 end ibis 文件文件 部分内容 Ibis Ver 3 1 File Name pinmap ibs 对应网表中的声明对应网表中的声明 ibis cmp1 file pinmap ibs File Rev 0 5 Date Fri Mar 02 15 09 08 2001 Notes This is just for testing EBD IBIS command in HSPICE Component Component1 对应网表中声明对应网表中声明 component Component1 Manufacturer IBIS Package typ min max R pkg 20 000000m NA NA L pkg 0 200000nH NA NA C pkg 0 720000pF NA NA Pin signal name model name R pin L pin C pin 1 power POWER vpu cmp1 1 0 2 5v 2 power POWER vpc cmp1 2 0 2 5v 3 gnd GND vpd cmp1 3 0 0v power ground 钳位可选项钳位可选项 4 gnd GND vgc cmp1 4 0 0v 而未做改动而未做改动 5 data Output Vin cmp1 5 i 0 0V pulse 因为输出 所以加因为输出 所以加 i 其中所有的其中所有的 cmp1 对应对应 ibis 例化例化 ibis cmp1 Pin Mapping