直接数字频率合成

1 直接数字频率合成 引言 在现代雷达 通信 电子对抗等系统中频率源有着广泛的应用 是众多应用电子系统实现高性能的关键因素之一 很多现代电子设备和系统的功能都直接依赖于所使用的频率源的性能 随着应用频率和精度要求的不断提高 传统的晶体振荡器直接输出频率已不能满足要求 因此 大量的频率合成 FS FrequencySynthesis 技术得以广泛的使用 频率合成通过对一个或多个高稳定度和精确度的参考频率源进行加 减 乘 除运算得到所需的频率 频率合成 FS 的方法很多 按其工作模式可以分为 模拟合成和数字合成两种 按其实现的手段可以大致分为 直接合成和锁相环合成两种 目前应用较多的频率合成方式主要有 直接模拟合成 锁相环合成 PLL phaseLockedLoop 和直接数字合成 DDS DigitalDirectSynthesis 直接数字频率合成器 DirectDigitalFrequencySynthesis简称DDS或DDFS 问世之初 构成 元器件的速度的限制和数字化引起的噪声这两个主要缺点阻碍了 的发展与实际应用 近几年超高速数字电路的发展以及对 的深入研究 的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平 随着微电子技术的迅速发展 直接数字频率合成器得到了飞速的发展 它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者 现已广泛应用于通讯 导航 雷达 遥控遥测 电子对抗以及现代化的仪器仪表工业等领域 原理 一个频谱纯净的单频信号可表示为 特性 相位是时间的线性函数 即 若对上述单频信号进行采样 采样频率为 则可得离散的波形序列 n为自然数 DDS的组成 参考时钟 由一个高稳定的晶体振荡器产生 用它来同步整个合成器的各个组成部分 相位累加器 完成相位的累加 正弦 余弦转换 完成相位码 幅度码变换 DAC 将幅度代码转换成模拟电压 低通滤波器 将阶梯波转换成所需模拟电压 各部分的作用 相位累加器组成 K 工作原理 类似于一个简单的计数器 每来一个时钟脉冲 加法器就将频率控制字 与相位寄存器中的数据相加 相位寄存器可以将加法器在上一个时钟作用后产生的新相位数据反馈到加法器的输入端 以使加法器在下一个时钟的作用下继续将相位数据与频率控制字相加 这样 相位累加器在参考时钟的作用下进行线性相位累加 当相位累加器达到上限时 就会产生一次溢出 完成一个周期性的动作 这个周期就是合成信号的一个周期 累加器的溢出频率也就是 的合成信号频率 DDS的工作过程 在参考时钟 c的控制下 频率控制字 送入相位累加器 用相位累加器的输出作为正弦查找表的查找地址对正弦 表进行查找 ROM表中的每个地址代表一个周期的正弦波的一个相位点 每个相位点对应一个量化振幅值 因此 这个查找表相当于一个相位 振幅变换器 它将相位累加器的相位信息映射成数字振幅信息 查找后的数据再经过 转换器得到相应的阶梯波 最后经低通滤波器对阶梯波进行平滑处理 即可得到由频率控制字决定的连续变化的输出正弦波 DDS的性能分析 1 输出频率相对带宽较宽 输出频率带宽为50 fs 理论值 但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制 实际的输出频率带宽仍能达到40 fs 2 频率转换时间短DDS是一个开环系统 无任何反馈环节 这种结构使得DDS的频率转换时间极短 事实上 在DDS的频率控制字改变之后 需经过一个时钟周期之后按照新的相位增量累加 才能实现频率的转换 因此 频率时间等于频率控制字的传输 也就是一个时钟周期的时间 时钟频率越高 转换时间越短 DDS的频率转换时间可达纳秒数量级 比使用其它的频率合成方法都要短数个数量级 DDS的性能分析 3 频率分辨率极高若时钟fs的频率不变 DDS的频率分辨率就是则相位累加器的位数N决定 只要增加相位累加器的位数N即可获得任意小的频率分辨率 4 相位变化连续改变DDS输出频率 实际上改变的每一个时钟周期的相位增量 相位函数的曲线是连续的 只是在改变频率的瞬间其频率发生了突变 因而保持了信号相位的连续性 5 输出波形的灵活性只要在DDS内部加上相应控制如调频控制FM 调相控制PM和调幅控制AM 即可以方便灵活地实现调频 调相和调幅功能 产生FSK PSK ASK和MSK等信号 另外 只要在DDS的波形存储器存放不同波形数据 就可以实现各种波形输出 如三角波 锯齿波和矩形波甚至是任意的波形 当DDS的波形存储器分别存放正弦和余弦函数表时 既可得到正交的两路输出 DDS的性能分析 DDS的局限性 1 输出频带范围有限由于DDS内部DAC和波形存储器 ROM 的工作速度限制 使得DDS输出的最高频有限 目前市场上采用CMOS TTL ECL工艺制作的DDS工习片 工作频率一般在几十MHz至400MHz左右 采用GaAs工艺的DDS芯片工作频率可达2GHz左右 2 输出杂散大由于DDS采用全数字结构 不可避免地引入了杂散 其来源主要有三个 相位累加器相位舍位误差造成的杂散 幅度量化误差 由存储器有限字长引起 造成的杂散和DAC非理想特性造成的杂散 DDS应用举例 AD9852 AD9852的特性 带有300MHz内部时钟 可输出FSK BPSK PSK CHIRP AM等信号 带有两个12位D A转换器 100MHz时具有80dBSFDR的动态性能 内含4x到20 x可编程参考时钟倍频器 带有两个48位可编程频率寄存器和两个14位可编程相位偏移寄存器 具有12位调幅及可编程整形功能 带有单引脚FSK和BPSK数据接口 有10MHz的2线或3线SPI兼容串口接口和l00MHz8位并行接口 基本原理 简易结构框图 完整结构框图 工作模式 控制寄存器 控制流程 1 给系统上电 由微控制器向AD9852发出复位信号 此信号需要至少保持10个参考时钟周期的高电平 2 设置S PSELECT 选择相应的接口模式 3 写控制字 设置外部时钟更新 工作模式 倍频指数等 发出外部更新时钟 4 写频率控制字 然后发出外部更新时钟 更新AD9852内部控制寄存器 电路板 在频率合成 FS 技术发展的历史中 直接模拟合成技术是早期使用的一种较为广泛的技术 直接模拟合成利用倍频 乘法 分频 除法 混频 加减法 和滤波技术 从一个或多个高稳定度和精确度的参考频率源产生所需的频率 该方法的优点是频率转换时间短 小于100ns 载频相位噪声好等 但缺点是实现设备体积大 功耗大且易产生过多的杂散分量 频谱纯度不高 合成的正弦波的幅度 相位等参数难以控制 因此 直接模拟合成已逐渐不再使用 三者性能比较 目前使用最为广泛的频率合成技术就是锁相环 PLL 合成技术 该技术利用锁相环完成对参考频率源的加 减 乘 除运算 从而得到预期的频率 锁相技术具有良好的窄带跟踪特性 可以根据需要选择