第21章触发器和时序逻辑电路

第21章触发器和时序逻辑电路 21 1双稳态触发器 21 4集成555定时器 21 3计数器 21 2寄存器 第21章目录 数字电路按照功能的不同分为两类 组合逻辑电路 时序逻辑电路组合逻辑电路的特点 只由逻辑门电路组成 它在某一时刻的输出状态仅由该时刻的输入信号状态决定 时序逻辑电路的特点 由逻辑门 触发器构成 它在某一时刻的输出状态不仅与该时刻的输入信号有关 还与电路原来的输出状态有关 第21章概述 21 1 1RS触发器 1 设SD 1 RD 0 RD SD Q 1 0 1 0 1 0 触发器有两个重要的特点 1 触发器有两个可能的稳定工作状态 2 触发器具有记忆功能 电路组成及工作原理 21 1双稳态触发器 第21章21 1 1 基本RS触发器 RD SD Q 0 1 1 0 1 0 2 设SD 0 RD 1 RD SD Q 1 1 1 0 1 0 3 设SD RD 1 则Qn Qn 1 第21章21 1 RD SD Q 0 0 1 1 4 SD RD 0 禁用 1100 1111 1010 1000 0101 0111 000禁用 001禁用 第21章21 1 基本RS触发器符号 2 同步RS触发器 CP 时钟脉冲未到 即CP 0时 C D门被封锁 无论S R端加什么信号它们输出全是1 触发器保持原来状态不变 时钟脉冲 触发方式 电位触发 在CP 1时 R S的变化才能引起触发器翻转 为正电位触发 第21章21 1 SD 置位端 RD 复位端 Q 1置位状态 Q 0复位状态 2 S 1 R 0 Qn 1 1 0 R S 0 1 0 1 0 3 S 0 R 1 Qn 1 0 4 S R 1 1 S R 0 Qn Qn 1 禁用 RD SD Q 1 1 0 1 0 A B C D CP 1 符号 第21章21 1 当CP 1时 RD SD不受CP控制 直接将触发器置1或置0 SD置1 RD置0 并低电平有效 第21章21 1 SR 0 特性方程 第21章21 1 CP 例 初态Q 0 画出在CP作用下Q端的波形 S R Q 不定 第21章21 1 思考题 如何使同步RS触发器具有计数功能 A B Q RD R SD C D S CP 存在的问题 空翻现象 第21章21 1 21 1 2主从型JK触发器 由两个同步RS触发器和一个非门构成 S R SD RD C Q S R SD RD C Q 主 从 J K CP Q 第21章21 1 S R SD RD C Q S R SD RD C Q 主 从 J K CP Q 1 J K 0 Qn 1 Qn 第21章21 1 S R SD RD C Q S R SD RD C Q 主 从 J K CP Q 3 J 1 K 0 第21章21 1 S R SD RD C Q S R SD RD C Q 主 从 J K CP Q 第21章21 1 J K Qn Qn 1 JK触发器特性表 保持功能 置1功能 置0功能 计数功能 特性方程 第21章21 1 JK触发器逻辑符号 主从型下降沿触发 边沿触发型且下降沿触发 J K 1 第21章21 1 21 1 3D触发器 触发方式 边沿触发型 且上升沿有效 结构形式 维持阻塞型 第21章21 1 CP 例 已知维持阻塞型D触发器CP和D端的波形 试画出输出端Q的波形 D Q 第21章21 1 21 1 4T触发器及T 触发器 T触发器 当T 1时 仅具有计数功能 第21章21 1 21 1 5触发器逻辑功能的转换 1 J K触发器转换为D触发器 D CP 2 J K触发器转换为T触发器 第21章21 1 3 D触发器转换为J K触发器 Qn 1 D 第21章21 1 4 D触发器转换为T 触发器 SD RD C Q D Qn 1 D 第21章21 1 已知CP和A的波形 画出Q1 Q2的波形 CP A RD1 SD2 A F1 F2 C1 C2 CP D1 Q2 K2 Q1 例 第21章21 1 D CP RD D CP RD D CP RD D CP RD 5V CLR Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 SB1 SB2 SB3 SB4 1 0 1 0 1 1 2 3 0 1 四人抢答器电路 与非门2输出为1 时钟脉冲加到四个D触发器的CP端 SB未按下 D触发器的零状态不变 按下SB1 SB4中任一个按钮 对应触发器的D端为高电平 D D D D 第21章21 1 集成触发器应用举例 21 2 1数码寄存器 C RD D C RD D C RD D C RD D Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 输出 清零 接收 F3 F2 F1 F0 A3 A2 A1 A0 D触发器组成的数码寄存器 N个触发器可寄存N位二进制数码 并行输入并行输出方式 21 2寄存器 第21章21 2 数码寄存器是存放二进制数码的逻辑部件 串行输出 21 2 2移位寄存器 单向移位寄存器 C RD D C RD D C RD D C RD D DO 串行输入 清零 移位脉冲 CP Q0 Q1 Q2 Q3 并行输出 D0 Q0 Q1 Q2 Q3 1 1 0 1 F0 F1 F2 F3 每加入一个CP脉冲 每个触发器中所存储的数码就依次向左或向右移一位 第21章21 2 1 异步二进制加法计数器 F0 F1 F2 各触发器J K 1 低位的Q端接高位的CP端 21 3 1二进制计数器 21 3计数器 第21章21 3 JRD K CP Q Q JRD K CP Q Q JRD K CP Q Q JRD K CP Q Q 1 计数输入 清零 Q0 Q1 Q2 Q3 CP Q0 Q1 Q2 Q3 F0 F1 F2 F3 1111 一个触发器有两个稳态 N个触发器共有2N个稳态 若计数器有N个触发器 称该计数器为模数2N计数器 计数容量是 2N 1 第21章21 3 用D触发器构成的异步二进制加法计数器 Q0 Q1 Q2 F0 F1 F2 第21章21 3 2 异步二进制减法计数器 Q2 Q0 Q1 F0 F1 F2 思考 如何用维持阻塞型D触发器构成异步二进制减法计数器 第21章21 3 J K CP Q Q J K CP Q Q J K CP Q Q J K CP Q Q CP 1 J0 K0 1 J1 K1 Q0 J3 K3 Q2 Q1 Q0 Q0 Q1 Q2 Q3 J2 K2 Q1 Q0 F0 F1 F2 F3 3 同步二进制加法计数器 计数脉冲同时加到触发器的时钟端 第21章21 3 J K的表达式称为驱动方程 J0 K0 1 J2 K2 Q0n Q1n 21 3 2十进制加法计数器 J3 Q2n Q1n Q0n K3 Q0n J K CP Q Q J K CP Q Q CP 1 J K CP Q Q Q0 Q1 Q2 Q3 J K CP Q Q 1 C C Q0n Q3n F0 F1 F2 F3 1 8421码十进制加法计数器 驱动方程 第21章21 3 J0 K0 1 J1 Q0n Q3nK1 Q0n J2 K2 Q0n Q1n 十进制加法计数器波形图 J3 Q2n Q1n Q0n K3 Q0n C Q0n Q3n 0000 1000 0100 1100 0010 1010 0110 1110 0001 1001 驱动方程 第21章21 3 十进制加法计数器状态表 8421码 8421码十进制加法计数器波形图 第21章21 3 F1 F2 F3 QB QC QD CPB 五进制加法计数器 二进制 2 8421码二 五 十进制加法计数器 第21章21 3 J0 K0 CP Q Q CP J2 Q1n Q0nK2 Q1n 21 3 3任意进制加法计数器 Q0 J1 K1 CP Q Q Q1 J2 K2 CP Q Q Q2 1 驱动方程 第21章21 3 J2 Q1n Q0nK2 Q1n 000 100 010 110 001 101 011 功能 同步七进制加法计数器 驱动方程 第21章21 3 T4196功能表 功能 输入 输出 时钟CP 并行予置数ABCD QAQBQCQD 清零 置数 计数 0 0000 1 0 1 1 计数 abcd abcd 21 3 4中规模集成计数器 1 T4196 74LS196 二 五 十进制加法计数器 第21章21 3 QA QBQCQD 计数脉冲从CP1输入 从QA输出 是一个二进制计数器 计数脉冲从CP2输入 从QD QC和QB输出时 是一个五进制计数器 第21章21 3 二 五 十进制加法计数器 QA QBQCQD 5V QD QB QA QC 5V CT LD T4196 8421码二 五 十进制加法计数器 第21章21 3 5421码二 五 十进制加法计数器 第21章21 3 应用举例 1 七进制计数器 0111 七进制加法计数器波形图 反馈置0法 第21章21 3 应用举例 两位十进制计数器 个位 十位 第21章21 3 应用举例 六十进制计数器 0110 第21章21 3 应用举例 二十四进制计数器 0010 0100 第21章21 3 F1 F2 F3 QB QC QD F0 QA 2 T210异步二 五 十进制加法计数器 第21章21 3 T210 VCC QC QB QD QA S9 1 GND 1 2 S9 2 R0 1 R0 2 CP2 CP1 功能 R0 1 R0 2 1时 置0 0000 S9 1 S9 2 1时 置9 1001 R0 1 和R0 2 中至少有一个为0与S9 1 和S9 2 中至少有一个为0时 工作在计数状态 计数脉冲从CP1输入 从QA输出 是一个二进制计数器 计数脉冲从CP2输入 从QD QC和QB输出时 是一个五进制计数器 第21章21 3 例1 如何用T210构成七进制计数器 七进制加法计数器状态表 5V 利用0111反馈置0 第21章21 3 例 分析下图所示电路输出端的状态变化规律 设初态为0000 5V QB QC 1 S9 1 S9 2 1置9 1001 输出为0110时 第21章21 3 21 4 1集成555定时器工作原理 R S Q Q 5K 5K 5K R UR1 UR2 8 VCC 4 RD 5 CO 6 TH 2 TR 7 1 GND 3 UO C1 C2 UR1 U 1 2 3VCC UR2 U 2 1 3VCC UTH 2 3VCC R 0UTR 1 3VCC S 1Q 0 Uo为低电平 T导通 0 1 1 0 置0 参考电压 21 4集成555定时器 第21章21 4 R S Q Q 5K 5K 5K R UR1 UR2 8 VCC 4 RD 5 CO 6 TH 2 TR 7 1 GND 3 UO C1 C2 UR1 U 1 2 3VCC UR2 U 2 1 3VCC UTH1 3VCC S 1Uo保持原状态 T保持原状态 置0 第21章21 4 R S Q Q 5K 5K 5K R UR1 UR2 8 VCC 4 RD 5 CO 6 TH 2 TR 7 1 GND 3 UO C1 C2 UR1 U 1 2 3VCC UR2 U 2 1 3VCC 0 1 UTH 2 3VCC R 1UTR 1 3VCC S 0Q 1 Uo为高电平 T截止 1 0 置0 第21章21 4 R S Q Q R VCC uo C1 C2 R C T ui uc 21 4 2集成555定时器应用举例 1 单稳态触发器 在外加触发信号作用下 电路能从稳态翻转到暂态 经过确定时间后 它会自动返回到原来的稳态 稳态 ui 1 3VCC 设uc 0 第21章21 4 5K 5K 5K C 0 R S Q Q R VCC uo C1 C2 R C T ui uc 稳态 ui 1 3VCC 1 0 1 1 设uc 0 比较器C1 C2输出高电平 接通电源电容C被充电 当uC 2 3VCC 比较器C1输出低电平 三极管T饱和导通 电容C经T迅速放电uC 2 3VCC 比较器C1 C2均输出高电平 1 第21章21 4 5K 5K 5K C R S Q Q R VCC uo C1 C2 R C T ui uc t ui t uc 2 3VCC t uo T 暂稳态 ui 0 T 1 1RC 第21章21 4 5K 5K 5K C 0 R S Q Q R VCC uo C1 C2 R1 C T uc 1 0 1 t uc t uo 1 1 0 1 2 多谐振荡器 R2 Vcc 2 3Vcc 1 3Vcc 0 无需外加输入信号 自行产生矩形脉冲信号 设uc 0 第21章21 4 5