第5章_中央处理器

第五章中央处理器 Cpu功能Cpu构成Cpu的具体实现每条机器指令是如何实现的如何控制各个部件协调一致的工作 中央处理器CPU CentralProcessingUnit 是计算机系统的核心 主要包括运算器和控制器两个部件 微型计算机的CPU是由一块超大规模集成电路芯片组成 称为微处理器 Microprocessor 主要内容 CPU的功能及组成指令周期微程序控制器流水线处理器练习 第一节CPU的功能及组成 一 CPU的功能 CPU的功能就是控制计算机系统各部件协调地工作 具体可归结为以下四个方面 指令控制 IRPC 操作控制 操作控制器 时序控制 时序产生器 数据加工 ALU寄存器组数据通路 IntI sum sum 0 mul 1 For i 0 i 10 i sum sum I mul mul I Printf 1 2 d n d 二 CPU的组成 传统CPU的组成运算器 控制器现代的CPU的组成 运算器 Cache和控制器 组成 算术逻辑单元 ALU 累加器数据缓冲寄存器寄存器组状态寄存器组成功能数据加工处理部件 接受控制器的命令完成具体的数据加工任务 1 运算器 2 控制器 组成 程序计数器指令寄存器指令译码器时序产生器操作控制器五部分组成主要任务 取指译码并产生操作控制信号数据流控制 三 CPU中的主要寄存器 作用 保存运算和控制过程中的中间结果 最后结果和控制 状态信息 CPU的六种寄存器 程序计数器PC ProgramCenter 指令寄存器 IR 数据缓冲寄存器 DR 地址寄存器 AR 累加寄存器 AC 状态寄存器 返回目录 CPU要完成某一特定的功能 就要使信息在各寄存器之间流动 通常把各寄存器之间信息流动的通路称为 数据通路 操作控制器根据指令操作码的操作规定 产生时序信号和各类操作控制信号 以便正确地建立数据通路 从而完成指令规定的执行功能 根据设计方法不同 操作控制器分组合逻辑控制器微程序控制器可编程逻辑阵列控制器三种 四 操作控制器 五 时序产生器 CPU中有类似 作息时间 部分 它称为时序信号 计算机所以能够准确 迅速 有条不紊地工作 正是因为在CPU中有一个时序信号产生器 操作控制器就利用定时脉冲的顺序和不同的脉冲间隔 有条理 有节奏地指挥机器的动作 用二进制码表示的指令和数据都放在内存里 那么CPU是怎样识别出它们是数据还是指令呢 从时间上来说 取指令事件发生在指令周期的第一个CPU周期中 即发生在 取指令 阶段 而取数据事件发生在指令周期的后面几个CPU周期中 即发生在 执行指令 阶段 从空间上来说 如果取出的代码是指令 那么一定送往指令寄存器 如果取出的代码是数据 那么一定送往运算器 由此可见 时间控制对计算机来说是太重要了 总之 计算机的协调动作需要时间标志 而时间标志则是用时序信号来体现的 一般来说 操作控制器发出的各种控制信号都是时间因素 时序信号 和空间因素 部件位置 的函数 返回目录 第二节指令周期 现在让大家编写一段程序 实现交通等的控制 最简单的一种法案是 实现延时方法 硬件软件 指令周期 指令周期 CPU从主存中取出一条指令到执行完这条指令所需的时间 指令周期常常用CPU周期数来表示 CPU周期 又称机器周期 通常用从主存中取出一条指令的最短时间来规定CPU周期 一个CPU周期又包含若干个时钟周期 时钟周期 是处理操作的最基本的单位 它通常被称为节拍脉冲或T周期 是主频的倒数 一 指令周期的基本概念 取指 译码 取操作数 一条指令分为以下几个过程 执行 三者之间的关系 执行一条速度最快的指令的时间 需要一个CPU周期 因此 一条指令的指令周期 至少需要两个CPU周期 对于一些操作相对复杂的指令 则需更多的CPU周期 不同指令所需的CPU周期数不同 二 指令周期举例 1 非访内指令INC的指令周期 需要两个CPU周期第一个CPU周期用来进行取指和译码操作第二个CPU周期用作指令的执行操作 非访内指令的指令周期 在取指和译码阶段 CPU完成下列三个操作 从主存中取出指令 程序计数器PC的值加1送PC 以便确定下一条指令在主存的地址 对取得的指令的操作码进行译码 确定该指令的操作 具体操作PC ARPC 1 PCAR ABUS 2010H DRDR IRIR OP 指令译码器CPU识别出为CLA指令 将译码结果送操作控制器 在指令执行阶段 CPU完成的操作CPU根据译码器输出的结果 完成AL清零的操作 具体操作操作控制器送出控制信号给ALU ALU响应该操作控制信号 将0送入AL 2 直接访内指令的指令周期 由3个CPU周期组成第1个CPU周期为取指 译码CPU周期第2个CPU周期进行送操作数地址操作第3个CPU周期进行取数和执行加法操作送操作数阶段将IR的地址码2000H送地址寄存器AR 再将AR的内容通过地址总线发出 取操作数和执行加法阶段将主存地址为2000H的单元内容10H读出 经过数据总线送给数据缓冲寄存器DR 执行加法运算 将DR的内容10H作为一个操作数与累加器其中的值在ALU中相加 并把结果10H送给累加器 执行加法 3 访内指令的指令周期 由3个CPU周期组成第1个CPU周期仍为取指 译码操作第2个CPU周期送操作数地址第3个CPU周期送和数 存储和数累加器的内容10H送给数据缓冲寄存器DR 把DR的内容10H写入到主存的2001H单元中 写入内存 4 空操作指令 由2个CPU周期组成第1个CPU周期仍为取指 译码操作第2个CPU周期中操作控制器不发出任何控制信号 CPU不做任何操作 一般用来延时用 5 程序控制指令的指令周期 JMP一条无条件转移指令该指令仍需两个CPU周期第1个CPU周期是取指 译码操作将2014H单元的 JMP2010H 指令取出 放入IR PC 1 PC PC 2015H第2个CPU周期为执行阶段CPU把指令寄存器中的地址码2010H送给PC 从而代替了PC原来的内容2015H 这样 下一条指令将不从2015H单元取出 而是从2010H单元取指执行 这就改变了程序原来的执行顺序 程序控制指令的指令周期 三 指令周期的方框图表示 一个方框表示一个CPU周期一个菱形框表示判断或测试 时间上依附于再它上面的一个方框的CPU周期 公操作符 一条指令执行完毕后CPU处理一些操作 5条指令的方框图表示 返回目录 例 假设某计算机的运算器框图和微指令格式如图所示 其中ALU为16位的加法器 高电平工作 SA SB为16位锁存器 4个通用寄存器由D触发器组成 O端输出 其读写控制如下表所示 读控制 写控制 ADD SUB两条指令的微程序流程图如图所示 例 CPU结构如图B9 1所示 其中有一个累加寄存器AC 一个状态条件寄存器 各部分之间的连线表示数据通路 箭头表示信息传送方向 标明图中四个寄存器的名称 简述指令从主存取到控制器的数据通路 简述数据在运算器和主存之间进行存 取访问的数据通路 解 1 a为数据缓冲寄存器DR b为指令寄存器IR c为主存地址寄存器 d为程序计数器PC 2 主存M 缓冲寄存器DR 指令寄存器IR 操作控制器 3 存贮器读 M DR ALU AC存贮器写 AC DR M 例5 1 下图所示为双总线结构机器的数据通路 IR为指令寄存器 PC为程序计数器 具有自增功能 M为主存 受R W信号控制 AR为地址寄存器 DR为数据缓冲寄存器 ALU由加 减控制信号决定完成何种操作 控制信号G控制的是一个门电路 另外 线上标注有小圈表示有控制信号 例中yi表示y寄存器的输入控制信号 R1o为寄存器R1的输出控制信号 未标字符的线为直通线 不受控制 1 ADDR2 R0 指令完成 R0 R2 R0的功能操作 画出其指令周期流程图 假设该指令的地址已放入PC中 并列出相应的微操作控制信号序列 2 SUBR1 R3 指令完成 R3 R1 R3的操作 画出其指令周期流程图 并列出相应的微操作控制信号序列 解 ADDR2 R0 SUBR2 R3 第三节微程序控制器 一 微程序控制器的基本原理 1 微程序控制的基本思想微程序设计技术是利用软件方法来设计硬件的一门技术 是仿照通常解题程序的方法 把操作控制信号编成所谓的 微指令 存放到一个只读存储器 即控制存储器 当机器运行时 一条接着一条地读出这些微指令 从而产生机器所需要的各种操作控制信号 使相应部件执行所规定的操作 2 微命令和微操作 微命令控制部件通过控制线向执行部件发出的各种控制命令 微操作执行部件接受微命令后所进行的操作相容性微操作在同一个CPU周期内可以并行执行的一组微操作 相斥性微操作不能在同一个CPU周期内并行执行的一组微操作 简单数据通路图 3 微指令和微程序 微指令在机器的一个CPU周期中 一组实现一定操作功能的微命令的组合 微程序实现一条机器指令功能的许多条微指令组成的序列 举例 以十进制加法 指令为例 看一看微程序控制的过程运算规则 R1 R2 R2R2 6 R2Cy 0无进位R2 6 R2结束或者Cy 1有进位结束 由控制存储器 微指令寄存器和微指令地址形成部件三部分组成 4 微程序控制的组成 控制存储器 用以存放指令系统所对应的全部微程序 要求读出时间快 常用双极型半导体只读存储器构成 其容量视指令系统而定 其字长由控制命令的多少 微指令的编码格式及下址字段的宽度而定 微指令寄存器 用来存放从控制存储器读出的一条微指令的信息 由下址字段和控制字段构成 下址字段指出将要执行的下一条微指令的地址 控制字段则保存一条微指令中的操作控制命令 微指令地址形成部件 又称微指令地址发生器 用来形成将要执行的下一条微指令的地址 简称微地址 一般情况下 下一条微指令的地址由上一条微指令的下址字段直接决定 但当微程序出现分支时 将由状态条件的反馈信息去形成转移地址 从控制存储器中取出一条 取指令 用的微指令 并送到微指令寄存器 微命令字段产生相关的控制信号 从主存中读取指令 送到指令寄存器 指令操作码通过微地址形成线路产生对应的微程序入口 逐条取出对应的微指令 每一条微指令提供一个微命令序列 控制相关操作 执行完一条微指令后 可根据微地址形成方法产生后续微地址 读取下一条微指令 执行完对应的一条指令的一段微程序后 返回0号或1号微地址单元 读取 取指令 的微指令 以便取下一条指令 5 微程序执行过程 例 某计算机的指令系统中共有80条机器指令构成 其中平均每条有4条微指令来完成 设微指令字长度为4个字节 求控制存储器的容量 解 80 4 1 1 4 241 4 968 字节 返回目录 二 微指令结构 微程序设计的关键是如何有效地确定微指令的结构 微指令设计追求的目标有5点 有利于缩短微指令字的长度 有利于减少控制存储器的容量 有利于提高微程序的执行速度 有利于对微指令的修改 有利于微程序设计的灵活性 微命令编码 所谓微命令编码 是指对微指令中的操作控制字段采用的编码方法 微命令编码有以下三种 直接表示法 操作控制字段中的每一位代表一个微命令的编码方法称为微命令的直接表示法 直接表示法对微命令不需要译码 其优点是简单 直观 输出可直接用于控制 一条微指令可以定义并执行多个并行的微命令 直接表示法只适用于微命令数量不多的CPU 编码表示法 把一组相斥性的微命令信号组成一个字段 然后通过字段译码器对每一个微命令信号进行译码 译码输出作为操作控制信号 采用编码表示法 可以用较少的二进制信息位表示较多的微命令信号 与直接表示法相比 编码表示法可使微指令字大大缩短 但由于增加了译码电路 编码表示法比直接表示法的速度要慢一些 混合表示法 混合表示法是把直接表示法和编码表示法相混合使用 以便能综合考虑微指令字长 灵活性和执行速度等方面的要求 确定下一条微指令的地址 即产生后续地址有计数器方式 增量方式与断定方式结合 多路转移方式3种方法 计数器方式 这种方式与用程序计数器PC来产生后续指令地址的方法类似 在顺序执行微指令时 后续微地址由现行微地址加上一个增量 通常为1 来产生 在非顺序执行微指令时 必须通过转移方式 使现行微指令执行后 转去执行后续微地址的下一条微指令 计数器方式的基本特点是 微指令的顺序控制字段较短 微地址产生机构简单 但是多路并行转移功能较弱 速度较慢 灵活性较差 微地址的形成方法 增量方式与断定方式的结合 在这种方式中 微指令顺序控制部分分成两部分 条件选择字段和转移地址字段 当微程序转移时 将 转移地址 送给微程序计数器 PC 当微程序顺序执行时 微程序计数器 PC加1 顺序执行下一条微指令 多路转移方式 在执行一条微指令时 可能会遇到从若干个微地址中选择一个作为后续微地址的情况 这种转移方式称为多路转移 多路转移方式的特点是 能与较短的顺序控制字段配合 实现多路并行转移 灵活性好 速度快 但转移地址逻辑需要用组合逻辑方法实现 微指令格式 微指令的编译法是决定微指令格式的主要因素 微指令格式有水平型微指令和垂直型微指令两种 水平型微指令 一次能定义并执行多个操作微命令的微指令 称为水平型微指令 水平型微指令由控制字段 判别测试字段和下地址字段3部分组成 格式如下 垂直型微指令 微指令中设置微操作码字段 采用微操作码编译法 由微操作码规定微指令的功能 称为垂直型微指令 垂直微指令的特点是不强调实现微指令的并行处理功能 通常一条微指令只要求实现一 二种控制 这种微指令格式与机器指令格式相似 每条机器指令有操作码 每条微指令有微操作码 一种微操作码为n位的微指令 可以设计2n条微指令 第四节流水CPU 一 并行处理技术 广义地讲 并行性有着两种含义 一是同时性 指两个以上事件在同一时刻发生 二是并发性 指两个以上事件在同一时间间隔内发生 计算机的并行处理技术主要有三种形式 时间并行 空间并行 时间并行 空间并行 1 时间并行 指时间重叠 在并行性概念中引入时间因素 让多个处理过程在时间上相互错开 轮流重叠地使用同一套硬件设备的各个部分 以加快硬件周转而赢得速度 时间并行性概念的实现方式就是采用流水处理部件 这是一种非常经济而实用的并行技术 能保证计算机系统具有较高的性能价格比 目前的高性能微型机几乎无一例外地使用了流水技术 2 空间并行 指资源重复 在并行性概念中引入空间因素 以 数量取胜 为原则来大幅度提高计算机的处理速度 大规模和超大规模集成电路的迅速发展为空间并行技术带来了巨大生机 因而成为目前实现并行处理的一个主要途径 空间并行技术主要体现在多处理器系统和多计算机系统 但是在单处理器系统中也得到了广泛应用 3 时间并行 空间并行 指时间重叠和资源重复的综合应用 既采用时间并行性又采用空间并行性 例如 奔腾CPU采用了超标量流水技术 在一个机器周期中同时执行两条指令 因而既具有时间并行性 又具有空间并行性 显然 第三种并行技术带来的高速效益是最好的 二 流水CPU的结构 1 流水计算机的系统组成CPU按流水线方式组织 通常由三大部分组成 指令部件 指令队列 执行部件 这三个功能部件可以组成一个3级流水线程序和数据存储在主存中 主存通常采用多体交叉存储器 以提高访问速度 cache是一个高速缓冲存储器 用以弥补主存和CPU速度上的差异 2 流水CPU的时空图 流水CPU中一个指令周期的任务分解为四个子过程 取指令 IF 指令译码 ID 进行运算 EX 结果写回 WB 对非流水计算机来说 上一条指令的四个子过程全部执行完毕后才能开始下一条指令 因此 每隔4个时钟周期才有一个输出结果 对流水计算机来说 上一条指令与下一条指令的四个子过程在时间上可以重叠执行 因此 当流水线满载时 每一个时钟周期就可以输出一个结果 直观比较后发现 流水计算机在8个单位时间中执行了5条指令 而非流水计算机在8个单位时间中仅执行了2条指令 显然 流水技术的应用 使计算机的速度大大提高了 一般的流水计算机因只有一条指令流水线 所以称为标量流水计算机 所谓超标量流水 是指它具有两条以上的指令流水线 3 流水线分类 一个计算机系统可以在不同的并行等级上采用流水线技术 常见的流水线形式有 指令流水线 指指令步骤的并行 几乎所有的高性能计算机都采用了指令流水线 算术流水线 指运算操作步骤的并行 现代计算机中已广泛采用了流水的算术运算器 处理机流水线 又称为宏流水线 是指程序步骤的并行 所谓相关 是指在一段程序的相近指令之间存在某种关系 这种关系影响指令的并行执行 分类资源相关数据相关控制相关 三 流水线中的相关问题 1 资源相关 所谓资源相关 是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突 解决冲突的办法 一是第I4条指令停顿一拍后再启动二是增设一个存储器 将指令和数据分别放在两个存储器中 2 数据相关 在一个程序中 如果必须等前一条指令执行完毕后 才能执行后一条指令 那么这两条就是数据相关的 解决冲突的办法 向前 或定向传送技术 3 控制相关 控制相关冲突是由转移指令引起的 当执行转移指令时 依据转移条件的产生结果 可能为顺序取下条指令 也可能转移到新的目标地址取指令 从而使流水线发生断流 解决冲突的办法 延迟转移法转移预测法 返回目录 奔腾CPU的结构框图 练习 1 程序计数器的功能是 A存放指令B存放将要执行的下一条指令的地址 C存放微指令地址D计算程序长度2 状态寄存器用来存放 A算术运算结果B算术逻辑运算及测试指令的状态结果C运算类型D逻辑运算结果3 在微程序控制器中 机器指令和微指令的关系是 A每一条机器指令由一段用微指令组成的微程序来解释执行B一条微指令由若干条机器指令组成C每一条机器指令由一条微指令来执行D一段微程序由一条机器指令来执行 4 计算机操作的最小时间单位是 A微指令周期B时钟周期C指令周期DCPU周期5 程序计数器 或指令地址寄存器 属于CPU的 部件 A运算器B控制器C存储器DI O接口 6 在计算机中存放当前指令的寄存器叫做 1 A 在顺序执行指令的情况下 存储器按字节编址 指令字长32位 每执行一条指令 使寄存器自动加 2 I 在执行D 3 或E 4 操作时 C 5 应接受新地址 A指