8086 8088时序图

8086CPU时序 8086的主要总线操作 1 总线操作与时序 系统复位最小模式总线读 写操作空操作最大模式总线读写 操作总线保持操作或总线请求 允许操作中断响应操作暂停操作 CPU的操作时序是指CPU在操作进行过程中各个环节在时间上的先后顺序 至少包含传送地址和传送数据两个过程 T1 CPU输出地址 T2 T4 数据传送 时序图 描述某一操作过程中 芯片 总线上有关引脚信号随时间发生变化的关系图 一个总线周期 2系统的复位操作条件 检测到RESET引脚上为上升沿 复位逻辑电路 用CLK来与外部RESET同步 内部RESET信号要在时钟的上升沿到来时才有效 外部RESET变为高电平 CLK上升沿 内部RESET有效 总线复位 总线悬浮 直到复位结束 复位时总线状态地址线为高阻态 直到RESET变为低电平 开始从FFFF0H单元取指令 ALE HLDA等信号为低电平 无效 一些信号呈高阻态 一个总线周期 T1 T3 T2 T4 CLK A19 S6 A16 S3 ALE 数据输入 1 总线读操作 3最小模式下的总线时序 一个总线周期 T1 T3 T2 T4 CLK A19 S6 A16 S3 ALE 2 总线写操作 总线写操作时序与总线读操作时序基本相似 不同点有 1 CPU不是输出信号 而是输出信号 2 整个总线周期为高电平 表示本总线周期为写周期 在接有数据总线收发器的系统中 用来控制数据传输方向 3 AD15 AD0在T2到T4状态输出数据 输出地址与输出数据为同一方向 无需像读周期那样要高阻态作缓冲 故T2状态无高阻态 3 中断响应操作响应条件 CPU的INTR引脚高电平 IF 1 CPU发出ALE信号 作为地址锁存信号 低电平 通知外设CPU已接受其中断请求 同时使数据总线 地址总线浮空 被响应的外设向数据总线发送一个字节的中断类型号 CPU读入后查中断向量表 找到中断服务程序入口地址 转去执行中断服务程序 DMA传送结束 HOLD信号变低 4 总线保持与响应 CLK HOLD 地址及数据 总线 HLDA T 1 或 T 4 的下降沿 1 2 个时钟 2 个时钟 悬浮状态 发出请求信号HOLD 输出HLDA 下一个时钟的下降沿使HLDA信号变为无效 从下一个时钟开始 8086CPU让出总线控制权 总线处于悬浮状态 结束中断 4最大模式时序与最小模式时序的区别1 控制信号ALE DEN和DT R最大模式中 ALE DEN 注意不是 和由总线控制器8288发出 DEN高电平有效 最小模式中ALE DEN和由8086CPU直接发出 是低电平有效 2 命令信号MRDC MWTC AMWC IORC IOWC和状态信号S2 S1和S0由于在最大方式下必须使用总线控制器8288 因此在其时序图中必然出现访问存储器和I O接口的命令信号 一个总线周期 T1 T3 T2 T4 CLK AD15 AD0 ALE DEN 最大模式读时序 一个总线周期 T1 T3 T2 T4 CLK AD15 AD0 ALE DEN 最大模式写时序 3 中断响应时序8086最大模式下的中断响应周期与最小模式下的中断响应周期基本相同 但ALE信号和信号是由8288产生的 4 总线请求和允许时序 1 该时序是通过或引脚来控制的 2 在最大模式中 总线请求由其它的CPU发出 而最小模式中总线保持请求由系统主控者发出 8087 8089输出 请求 8086输出 允许 8087 8089使用总线 8087 8089释放总线 8086使用总线 8086使用总线 8086释放总线 DS 3000H BX 500CH 3500CH 9AH 1 IO M变低 CPU将对内存进行操作2 A19 A0上出现地址信号001101010000000011003 ALE上出现正脉冲信号4 DT R变低 数据收发器处于接受状态 执行指令MOVAL BX 的时序图T1 5 A19 A16上出现状态信号S6S5S4S3 0IF11 使用DS6 AD7 AD0变高阻态7 RD变低 CPU将进行读操作8 DEN变低 允许数据收发器进行数据传送 执行指令MOVAL BX 的时序图T2 DS 3000H BX 500CH 3500CH 9AH 9 AD7 AD0上出现数据信号10011010 执行指令MOV