数字电子技术实验报告

精品文档 1欢迎下载 专专 业业 班班 级级 学学 号号 姓姓 名 名 指导教师 指导教师 电气学院电气学院 精品文档 2欢迎下载 实验一实验一 集成门电路逻辑功能测试集成门电路逻辑功能测试 一 实验目的一 实验目的 1 验证常用集成门电路的逻辑功能 2 熟悉各种门电路的逻辑符号 3 熟悉 TTL 集成电路的特点 使用规则和使用方法 二 实验设备及器件二 实验设备及器件 1 数字电路实验箱 2 万用表 3 74LS00 四 2 输入与非门 1 片 74LS86 四 2 输入异或门 1 片 74LS11 三 3 输入与门 1 片 74LS32 四 2 输入或门 1 片 74LS04 反相器 1 片 3 实验原理实验原理 集成逻辑门电路是最简单 最基本的数字集成元件 目前已有种类齐全集 成门电路 TTL 集成电路由于工作速度高 输出幅度大 种类多 不宜损坏等 特点而得到广泛使用 特别对学生进行实验论证 选用 TTL 电路较合适 因此 这里使用了 74LS 系列的 TTL 成路 它的电源电压为 5V 10 逻辑高电平 1 时 2 4V 低电平 0 时 0 4V 实验使用的集成电路都采用的是双列直插式 封装形式 其管脚的识别方法为 将集成块的正面 印有集成电路型号标记面 对着使用者 集成电路上的标识凹口左 左下角第一脚为 1 脚 按逆时针方向 顺序排布其管脚 4 4 实验内容实验内容 根据接线图连接 测试各门电路逻辑功能 1 利用 Multisim 画出以 74LS11 为测试器件的与门逻辑功能仿真图如下 精品文档 3欢迎下载 按表 1 1 要求用开关改变输入端 A B C 的状态 借助指示灯观测各相应输 出端 F 的状态 当电平指示灯亮时记为 1 灭时记为 0 把测试结果填入表 1 1 中 表 1 1 74LS11 逻辑功能表 2 利用 Multisim 画出以 74LS32 为测试器件的或门逻辑功能仿真图如下 输入状态输出状态 ABCY 0000 0010 0100 0110 1000 1010 1100 1111 悬空 111 悬空 000 精品文档 4欢迎下载 按表 1 2 要求用开关改变输入端 A B 的状态 借助指示灯观测各相应输出 端 F 的状态 把测试结果填入表 1 2 中 表 1 2 74LS32 逻辑功能表 3 利用 Multisim 画出以 74LS04 为测试器件的非门逻辑功能仿真图如下 输入状态输出状态 ABY 000 011 101 111 0 悬空 1 1 悬空 1 悬空 01 悬空 11 悬空悬空 1 精品文档 5欢迎下载 按表 1 3 要求用开关改变电平开关的状态 借助指示灯观测各相应输出端 F 的状态 把测试结果填入表 1 3 中 表 1 3 74LS04 逻辑功能表 输入输出状态 0 1 01 00 悬空 0 根据管脚功能图连接 测试各门电路逻辑功能 1 74LS00 四二输入与非门管脚功能如下图所示 用其中一个门测试其逻辑 功能 精品文档 6欢迎下载 利用 Multisim 画出以 74LS00 为测试器件的非门逻辑功能仿真图如下 按表 1 4 要求用开关改变输入端的状态 借助指示灯观测各相应输出端的 状态 把测试结果填入表 1 4 中 表 1 4 74LS00 逻辑功能表 2 74LS86 四二输入异或门管脚功能如下图所示 用其中一个门测试其逻辑功能 输入状态输出状态 UAUBY 001 011 101 110 0 悬空 1 1 悬空 0 悬空 01 悬空 10 悬空悬空 0 精品文档 7欢迎下载 利用 Multisim 画出以 74LS86 为测试器件的非门逻辑功能仿真图如下 按表 1 5 要求用开关改变输入端的状态 借助指示灯观测各相应输出端的 状态 把测试结果填入表 1 5 中 ABC 000 011 101 精品文档 8欢迎下载 表 1 5 74LS86 逻辑功能表 五 实验总结五 实验总结 实验前应检查集成块是否插对 实验时要将电源电压接入 5V 在这次实验中 刚开始由于没有将电源电压接入面板上对应的位子 只是 按照管脚图直接连接了电源线和地线 造成实验箱上的灯不亮 同时发现由于 有个别的发光二极管与导线会接触不良 使发光二极管闪烁着 间歇性的亮 这时应换一个发光二极管再进行实验 110 精品文档 9欢迎下载 实验二实验二 用小规模集成电路设计组合逻用小规模集成电路设计组合逻 辑电路辑电路 1 1 实验目的实验目的 1 掌握组合逻辑电路的特点 2 掌握小规模集成电路设计组合电路的方法 3 掌握电路故障检测方法 2 2 实验设备及器件实验设备及器件 1 数字电路实验箱 2 74LS00 74LS11 74LS20 74LS86 等芯片 3 实验原理实验原理 1 数字电路的两大电路是组合逻辑电路和时序逻辑电路 其中组合逻辑 电路的特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合 2 用小规模集成电路设计组合逻辑电路的步骤为 分析设计要求 设置输入和输出变量 列出真值表 精品文档 10欢迎下载 写出逻辑表达式 并化简 画出逻辑电路图 4 4 实验内容实验内容 1 有一个火灾报警系统 设有烟感 温感和紫外线光感三种类型的火灾探 测器 为了防止误报警 只有当其中有两种或两种以上类型的探测器发出火灾 检测信号时 报警系统才产生报警控制信号 试设计一个产生警报控制信号的 电路并在实验箱上验证 设烟感 温感和紫外线光感分别为 A B C 三中输入 报警时输出高电平 1 其报警信号为 Y 真值表如下 因为 Y BC AC AB 或 Y AB AC BC AB AC BC 利用一个与非门 74LS00 和一个非门 74LS02 或利用一个与门 74LS11 与一个或门 74LS02 组成逻辑电路 其电路仿真图如下 输入信号输出信号 ABCY 0000 0010 0100 0111 1000 1011 1101 1111 精品文档 11欢迎下载 3 设计一个一位半加器 该逻辑电路能对两个一位二进制数进行相加 并 产生 和 及 进位 在实验箱上进行验证 依题意列出真值表如下 因为 S A B B A AB CO AB 所以利用一个异或门一个与门组成逻辑电路 其电路仿真图如下 输入输出 ABSCO 0000 0110 1010 1101 精品文档 12欢迎下载 五 实验总结五 实验总结 实验注意事项 1 注意集成电路多余端的处理 2 两个集成芯片的连接注意电平是否匹配 3 小规模集成电路设计组合电路 尽量使用较少的门电路 尽量使用与非 门 提高电路的负载能力和抗干扰能力 实验三实验三 译码器及其应用译码器及其应用 一 一 实验目的 实验目的 1 掌握译码器的测试方法 熟悉数码管的使用 2 了解中规模集成译码器的原理 管脚分布 掌握其逻辑功能 以及译码 显示器电路的构成原理 3 掌握用译码器构成组合电路的方法和 BCD 七段译码 驱动器的使用方法 精品文档 13欢迎下载 4 学习译码器的扩展 二 二 实验设备及其器件实验设备及其器件 1 SAC DM32 数字电路实验箱1 个 2 74LS1383 8 线译码器2 片 3 74LS20 双 4 输入与非门1 片 4 74LS47 译码显示器 1 片 5 共阳极七段数码管1 个 三 三 实验原理实验原理 1 中规模集成译码器 74LS138 74LS138 是集成 3 线 8 线译码器 在数字系统中应用比较广泛 图 3 1 是 其引脚排列 其中 A2 A1 A0为地址输入端 Y0 Y7 为译码输出端 S1 S2 S3 为使能端 表 3 1 为 74LS138 truth table 74LS138 工作原理为 当 S1 1 S2 S3 0 时 电路完成译码功能 输出低 电平有效 其中 表 3 174LS138 真值表 输 入输 出 S A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7 0 11111111 100001111111 精品文档 14欢迎下载 100110111111 101011011111 101111101111 110011110111 110111111011 111011111101 111111111110 图 3 1 74LS138引脚 图 3 274LS138 内部电路图 精品文档 15欢迎下载 2 译码器的应用 见实验指导书 P11 P12 3 显示译码管 1 七段发光二极管 LED 数码管 LED 数码管是目前最常用的数字显示器 以下是数字显示器的介绍 详细 见实验指导书 P12 P13 四 四 实验内容 实验内容 1 译码器 74Ls138 逻辑功能测试 一 控制端功能测试 测试电路如图 3 6 所示 按表 3 2 所示条件输入开关状态 观察并记录译 码器输出状态 LED 指示灯亮为 1 灯不亮为 0 表 3 274LS138 控制端功能测试 S1 2 3 2 1 00 1 2 3 4 5 6 7 0 x xX x x1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 X x x X x x X x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 精品文档 16欢迎下载 图 3 6 74LS138 控制端功能测试电路 二 逻辑功能测试 将译码器使能端 S1 2 3及地址段 2 1 0 分别接至逻辑电平开关输 出孔 八个输出端 7 0 依次连接在了逻辑电平显示器的八个输入孔上 拨动逻辑电平开关 按表 3 3 逐项测试 74LS138 的逻辑功能 表 3 3 74LS138 的逻辑功能测试 输 入输 出 S1 2 3 21001234567 100000 01 11 11 11 11 11 11 1 100011 10 01 11 11 11 11 11 1 100101 11 10 01 11 11 11 11 1 100111 11 11 10 01 11 11 11 1 101001 11 11 11 10 01 11 11 1 101011 11 11 11 11 10 01 11 1 101101 11 11 11 11 11 10 01 1 101111 11 11 11 11 11 11 10 0 0XXXX1 11 11 11 11 11 11 11 1 精品文档 17欢迎下载 X1XXX1 11 11 11 11 11 11 11 1 2 用 74LS138 实现逻辑功能 Y AB BC AC 如果设 A2 A A1 B A0 C 则函数 Y 的逻辑图如 3 7 所示 图 3 7 用 74LS138 组成函数 Y 用 74LS138 和 74LS20 各一块在实验箱上连接图 3 7 线路 并将测试结 果记录表 3 4 中 其实验电路如下 ABCY 0000 0010 0100 0111 1000 1011 1101 精品文档 18欢迎下载 表 3 4 函数功能测试 3 试用一片 74LS138 和一片 74LS20 实现全加器功能 自拟电路图如下 其真值表如下所示 输 入输 出 CIABSC0 00010 00110 01001 01101 10010 10101 11001 11111 1111 精品文档 19欢迎下载 5 5 实验总结实验总结 1 注意集成电路输入控制端和输出控制端的信号 2 74LS138 集成块搭接中注意输出信号的输出 3 注意 74LS47 控制端的信号 4 显示器管脚与译码器的对应关系 实验四实验四 数据选择器及其应用数据选择器及其应用 一 一 实验目的实验目的 1 学习数据选择器逻辑功能测试方法 2 了解中规模集成数据选择器的功能 管脚排列 掌握其逻辑功能 3 熟悉利用数据选择器构成任意逻辑函数的方法 4 了解数据选择器的扩展方法 精品文档 20欢迎下载 二 二 实验设备及其器件实验设备及其器件 1 SAC DM32 数字电路实验箱 1 个 2 74LS153 1 个 3 74LS32 1 个 4 74LS40 1 片 三 三 实验原理实验原理 数据选择器 也称为多路选择器 其作用相当于多路开关 如图 4 1 所 示 A1 A0 D0 D1D2D3 精品文档 21欢迎下载 图 4 2双四选一数据选择器内部结构 1 双四选一数据选择器 74LS153 所谓双 4 选 1 数据选择器就是在集成芯片上有两个 4 选 1 数据选择器 双 4 选 1 数据选择器内部结构如图 4 2 所示 引脚排列如图 4 3 功能表如图 4 1 图 4 3 74LS153 引脚功能 1s 2s 为两个独立的使能端 A1 A0为公用的地址输入端 1D0 1D3和 2D0 2D3分别为两个 4 选 1 数据选择器的数据使能端 Q1 Q2为两个输出端 1 当使能端 1 2 1 时 多路开关被禁止 无输出 Q 0 2 但使能端 1 2 0 时 多路开关正常工作 根据地址码 A1 A0状态 将相应的数据 D0 D3送到输出端 该电路的表达式为 Y A1 A0 D0 A1 AOD1 A1A0 D2 A1A0D3 S 表 4 1 输入输出 S A1 A0 DY 0 X X X 1 0 0 D0 1 0 1 D1 1 1 0 D3 1 1 1 D4 O D0 D1 D3 D4 2 数据选择器的应用 实现逻辑函数 精品文档 22欢迎下载 用数据选择器实现逻辑函数 方法与译码器相似 只是将出现的最小项对 应的数据端接入高电平 未出现的接低电平 将地址端作为自变量的输入端 则可以实现 四 四 实验内容实验内容 1 测试双四选一数据选择器的逻辑功能 按图 4 4 在实验箱上接线 利用开关 74LS153 功能表逐项进行测试 观察 输出结果并记录于表 4 2 中 实验仿真图如下 精品文档 23欢迎下载 表 4 2 2 用 4 选 1 数据选择器实现函数 F A BC AB C ABC ABC 函数 F 有三个输入变量 A B C 而数据选择器有两个地址端 A1 A0 少于函数 输入变量个数 在设计时可任选 A 接 A1 B 接 A0 74LS153 的表达式 或功能 表 与函数 F 对照 得出 D0 0 D1 D2 C D3 1 接线图如图 4 5 所示 输入输出 S A1A0DY 1XXX0 000D0D0 001D1D1 010D2D2 011D3D3 精品文档 24欢迎下载 实验仿真图如下 测试并记录结果在表 4 3 表 4 3 精品文档 25欢迎下载 五 实验总结五 实验总结 1 注意 74LS153 控制端的信号 2 了解数据择器扩展时所用门电路的类型 输入输出 ABCF 0000 0010 0100 0111 1000 1011 1101 1111 精品文档 26欢迎下载 实验五实验五 触发器触发器 一 一 实验目的 实验目的 1 掌握基本 RS 触发器 JK 触发器 D 触发器和 T 触发器的逻辑功能 2 熟悉各触发器的逻辑功能及相互转换方法 二 二 实验仪器实验仪器 1 SAC DM32 数字电路实验箱1 个 2 74LS00 四 2 与非门 1 个 3 74LS112 双 JK 触发器 1 个 4 74LS74 双 D 触发器 1 个 三 三 实验原理实验原理 触发器是具有记忆功能的二进制信息存贮器件 是时序逻辑电路的基 本单元之一 触发器按功能分可分 RS JK D T 触发器 按电路触发方式 可分为电平触发和边沿触发器两大类 图 5 1 所示电路由两个 与非 门交叉耦合而成的基本 Rs 触发器 它 是无时钟控制低电平自家触发的触发器 有直接置位 复位的功能 是组 成各种功能触发器的最基本单元 基本 RS 触发器也可以用两个 或非 门 组成 它是高电平直接触发的触发器 图 5 1 RS 触发器 图 5 2JK 触发器 精品文档 27欢迎下载 JK 触发器是一种逻辑功能完善 通用性强的集成触发器 在结构上可分为 主从型 JK 触发器和边沿型 Jk 触发器 在产品中应用较多的是下降沿触发的边 沿型 JK 触发器 JK 触发器的逻辑符号如图 5 2 所示 它有三种不同功能的输 入端 第一种是直接置位 复位输入端 用 R 和 S 表示 在 S 0 R 1 或 R 0 S 1 时 触发器不受其它输入端状态影响 使触发器强迫置 1 或置 0 当不强迫 1 或置 0 时 S R 都应置高电平 第二种是时钟脉 冲输入端 用来控制触发器翻转 或称作状态更新 用 CP 表示 在国家标准 符号中称作控制输入端 用 C 表示 逻辑符号中 CP 端处若有小圆圈 则表示 触发器在时钟脉冲下降沿 或负边沿 发成翻转 如无小圆圈 这表示触发器 在时钟脉冲上升沿 或正边沿 发生翻转 第三种是数据输入端 它是触发器 状态更新的一句 用 J K 表示 JK 触发器的状态方程为 Qn 1 JQn K Qn 本实验采用 74LS112 型双 JK 触发器器 是下降边沿触发的边沿触发器 引 脚排列如图 5 3 所示 表 5 1 为其功能表 图 5 374LS112 引脚排列图 D 触发器是另一种使用广泛的触发器 它的基本结构多为维阻型 D 触发器 的逻辑符号如图 5 4 所示 D 触发器是在 Cp 脉冲上升沿触发翻转 触发器的状 态取决于 CP 脉冲到来之前 D 端大的 3 状态 状态方程为 Qn 1 D 本实验采用 74LS74 型双 D 触发器 是上升边沿触发的边沿触发器 引脚排 列如图 5 5 所示 表 5 2 为其功能表 精品文档 28欢迎下载 图 5 5 不同类型的触发器对时钟信号和数据信号的要求各不相同 一般说来 边 沿触发器要求数据信号超前于触发器边沿一段时间出现 称之为建立时间 并 且要求在边沿到来后继续维持一段时间 称之为保持时间 对于触发边沿陡度也有一 定要求 通常要求 100ns 主从触发器对上述参数要求不高 但要求在 CP 1 期间 外加 的数据信号不容许发生变化 否则将导致触发器错误输出 在集成触发器的产品中 虽然每一种触发器都有固定的逻辑功能 但可以 利用转换的方法得到其它功能的触发器 如果把 JK 触发器的 JK 端连接在一起 称为 T 端 就构成了 T 触发器 状态方程为 Qn 1 T Qn TQn 在 CP 脉冲作用下 当 T 0 时 Qn 1 Qn 工作在 T 1 时的触发器称为 T 触发 器 T 和 T 触发器广泛应用于计算电路中 值得注意的是转换后的触发器其触 发方式仍不变 了解触发器间的相互转换可以在实际逻辑电路的设计和应用中更充分得到 的利用各类触发器 同时也有助于更深入的理解和掌握各类触发器的特点与区 别 四 四 实验内容实验内容 1 测试基本 Rs 触发器的路基功能 按图 5 1 与非门 74L00 构成基本 RS 触发器 输入端 R S 按接逻辑开关 输出端 Q Q 接电平指示器 按表 5 3 要求测 试逻辑功能 精品文档 29欢迎下载 仿真图如下 表 5 3 Q R S Qn 0Qn 1 功能 0011 不确定 0110 置 0 1001 置 1 1101 保持 2 测试双 JK 触发器 74LS112 逻辑功能 1 测试 RD SD 的复位 置位功能 任取一只 JK 触发器 RD SD J K 端接逻辑开关 CP 端接单次脉冲源 Q Q 端接电平指示器 按表 5 4 要求改变 RD SD J K CP 出于任意状态 并在 RD 0 SD 1 或 SD 0 RD 1 作用期间任意改变 J K 及 CP 的状态 观 精品文档 30欢迎下载 察 Q Q 状态 记录 仿真图如下 表 5 4 输入输出 CPJKRD SD QQ 功能 XXX0011 不确定 XXX0101 置 1 XXX1010 置 0 2 测试 JK 触发器的逻辑功能 按表 5 5 要求改变 J KCP 端状态 观察 Q Q 状态变化 观察触发器状态 更新时候发生在 CP 脉冲的下降沿 既 CP 由 1 0 记录 表 5 5 Qn 1 RD SD JKCPQn 0Qn 1 功能 0 100 11001 000 保持 精品文档 31欢迎下载 0 101 11011 000 置 0 0 101 11101 011 置 1 0 101 11111 010 翻转 4 测试双 D 触发器 74LS74 的逻辑功能 1 测试 RD SD 的复位 置位功能 按表 5 6 要求改变 RD SD D CP 处于任意状态 并在 RD 0 SD 1 或 SD 0 RD 1 作用期间任意改变 J K 及 CP 的状态 观察 Q Q 状态 记录 2 测试 D 触发器的罗京 按表 5 7 要求进行测试 并观察触发器状态的更新是否发生在 CP 脉冲的上 升沿 既由 0 1 记录 仿真图如下 表 5 6 输入输出 CPDRD SD QQ 功能 xx0011 保持 精品文档 32欢迎下载 xx0101 xx1010 翻转 表 5 7 Qn 1 RD SD DCP Qn 0Qn 0 功能 0 101 110 1 001 0 110 111 1 010 保持 五 五 实验结论实验结论 1 通过本次实验了解了各类型触发器的逻辑功能 2 通过实验熟悉了 Multisim 的使用 3 对各类触发器的转换方法有了了解 精品文档 33欢迎下载 实验六实验六 寄存器功能测试及应用寄存器功能测试及应用 一 一 实验目的 实验目的 1 掌握中规模 4 位双向移位寄存器逻辑功能及使用方法 2 熟悉移位寄存器的应用 实现数据的串行 并行转换和构成环形计数 器 二 二 实验设备及器件 实验设备及器件 1 SAC DM32 数字电路实验箱 1 个 2 74LS74双 D 触发器 2 片 3 74LS04六方向器 1 片 4 74LS194四位双向通用移位寄存器 1 片 三 三 实验原理 实验原理 1 移位寄存器是一个具有移位功能的寄存器 是指寄存器中所存的代 码能够在移位脉冲的作用下一次左移或右移 既能左移又能右移的称为双向移 位寄存器 只需要改变左 右的控制信号便可实现双向移位要求 根据移位寄 存器存取信息的方式不同分为 串入串出 串入并出 并入串出 并入并出四 种形式 本实验选用的 4 位双向通用移位寄存器 型号为 CC40194 或 74LS194 两 者功能相同 可相互使用 其引脚排列及功能表如图 6 1 所示 其中 D0 D1 D2 D3为并行输入端 Q0 Q1 Q2 Q3为并行输出端 SR为右 移串行输入端 SL为左移串行输入端 S1 S0为操作模式控制端 CR 为直接无 条件清零端 CP 为时钟脉冲输入端 精品文档 34欢迎下载 74LS194 有 5 种不同操作模式 即并行送数寄存 右移 方向 Q0 Q3 左 移 方向由 Q3 Q0 保持及清零 S1 S0和 CR 端的控制作用如表 6 1 表 6 1 输入输出功 能 CPCR S1S0SRSLD0 D1D2D3Q0Q1Q2Q3 清 除 0 0000 送 数 111 abcdabcd 右 移 101DSR DSRQ0Q1Q2 左 移 110 DSL Q1Q2Q3DSL 保 持 100 Q0nQ1nQ2nQ3n 保 持 1 Q0nQ1nQ2nQ3n 3 3 实验内容实验内容 1 利用两块 74LS74 两个 D 触发器 构成一个单向的移位寄存器 1 参照图 6 5 搭接电路 观察并记录结果于表 6 5 仿真图如下 精品文档 35欢迎下载 表 6 5 CP RD SD D1Q1Q2Q3Q4 001 0 00 00 00 0 11111 10 00 00 0 21111 11 10 00 0 31111 11 11 10 0 41111 11 11 11 1 51100 00 00 00 0 61100 00 00 00 0 71100 00 00 00 0 81100 00 00 00 0 2 在 D1 端串行输入二进制数 0001 后 将 D1和 D4相连 构成右移循环 计数器 在 CP 脉冲作用下 观察右移循环功能 将实验结果记录表 6 6 中 表 6 6 CP D1RD SD Q1Q2Q3Q4 0 010 00 00 00 0 11111 10 00 00 0 20110 01 10 00 0 30110 00 01 10 0 精品文档 36欢迎下载 40110 00 00 01 1 5 D1连 D4 111 10 00 00 0 6110 01 10 00 0 7110 00 01 10 0 8110 00 00 01 1 2 测试四位双向移位寄存器的逻辑功能 按图 6 6 连线 CR S1 S0 SL SR D0 D1 D2 D3分别接至逻辑开关的 输出插口 Q0 Q1 Q2 Q3接至逻辑电平显示输出插口 CP 端接单次脉冲源 按表 6 7 所规定的输入状态 逐项进行测试 1 清除 令 CR 0 其它输入均为任意态 这时寄存器输出应均为 0 清除 后 置 CR 1 2 送数 令 送入任意 4 位二进制 如 D0D1D2D3 0011 加 CP 脉冲 观察 CP 0 CP 由 01 CP 由 10 三种情况下寄存器输出状态的变化 观察寄存器输出 状态是否发生在 CP 脉冲的上升沿 3 右移 清零后 令 CR 1 S1 0 S0 1 由右移输入端 SR送入二进制码如 0100 由 CP 端连续加 4 个脉冲 观察输出情况 记录之 4 左移 先清零或预置 再令 CR 1 S1 1 S0 0 由左移输入端 SL送入二 进制码如 1111 连续加四个 CP 脉冲 观察输出端情况 记录之 5 保持 寄存器预置任意 4 位二进制如 D0D1D2D3 0011 令 CR 1 S1 S0 0 加 CP 脉冲 观察寄存器输出状态 记录之 仿真图如下 精品文档 37欢迎下载 表 6 7 五 实验总结五 实验总结 1 注意移位寄存器模式控制端的状态 2 使用移位寄存器的时候呀注意左移和右移的连接方式 清除模式时钟串行输入输出 CR S1S0CPSLSRD0D1D2D3Q0Q1Q2Q3 功能总结 0 00000000 清零清零 111 0 0 1 100110011 保持保持 101 0 00000000 右移右移 101 1 10001000 右移右移 101 0 01000100 右移右移 101 0 00100010 右移右移 110 1 00010001 左移左移 110 1 00110011 左移左移 110 1 01110111 左移左移 110 1 11111111 左移左移 100 00000000 保持保持 精品文档 38欢迎下载 实验七实验七 计数器逻辑功能测试及应用计数器逻辑功能测试及应用 一 一 实验目的实验目的 1 熟悉掌握中规模集成电路计数器 74LS161 和 74LS90 的逻辑功能 使用 方法及应用 2 掌握构成任意进制计数器的方法 二 二 实验设备及器件实验设备及器件 1 数字逻辑电路实验箱 1 个 2 74LS161 同步加法二进制计数器1 片 3 74LS90 异步加法二 五 十进制计数器1 片 4 74LS00 二输入四与非门 1 片 5 74LS74 双 D 触发器 1 片 6 74LS11 三输入三与门1 片 7 74LS47 BCD 码七段译码器2 片 三 三 实验原理实验原理 计数器是一个用以实现技术功能的时序部件 它不仅可用来计脉冲 还常用作数字系统的定时 分频和执行数字运算以及其它特定的逻辑功能 计数器种类很多 构成计数器中的各触发器是否使用一个时钟脉冲源 来分 有同步技术器和异步计数器 根据计数制的不同 分为二进制计数 器 十进制计数器和任意进制计数器 根据技术的增减趋势 又分为加法 减法和可逆计数器 还有可预置数和可编程序功能计数器等等 目前 无 论是 TTL 还是 CMOS 集成电路 都有品种比较齐全的中规模集成计数器 使 用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列 精品文档 39欢迎下载 就能正确地运用这些器件 利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法 复位法 和置数法 乘数法 将两个计数器串接起来 即技术脉冲接到 N 进制计数器的时钟输入端 N 进制计数器的输出接到 M 进制计数器的时钟输入端 则两个计数器一起 构成了 NxM 进制计数器 74LS90 就是典型的例子 二进制和五进制和五进制计数器构成 2X5 10 进制计数器 复位法 用复位法构成 N 进制计数器所选用的中规模集成技术器的计数容量必须 大于 N 当输入 N 个技术脉冲之后 计数器应回到全 0 状态 置零复位法 利用 Cr 0 时 Q3Q2Q1Q0 0000 使计数器回到全 0 状态 预置端送 0 使计数器数据输入全 0 当第 N 1 个计数脉冲到达后 让 预置端 LD 0 当第 N 个计数脉冲到来时 Q3Q2Q1Q0 0000 使计数器回到全 0 状态 预置法 置数法即对计数器进行预置数 在计数器到最大数时 置入计数器状态转换图中的最小数 作为计数 循环的起点 可以之爱计数到达某个数之后 置入最大数 然后接着从 0 开始计数 如果用 N 进制计数器构成 M 进制计数器 需要跳过 N M 个状态 或 在 N 进制计数器计数长度中间跳过 N M 个状态 1 中规模同步二进制计数器 74LS161 2 中规模异步集成计数器 74LS90 集成计数器 74LS90 是二 五 十进制计数器 其管脚排列如图 7 2 功 能表如表 7 2 四 四 实验内容实验内容 精品文档 40欢迎下载 1 用清零法将 74LS161 构成一个十进制计数器 并用数码管显示数字 参考图 7 3 搭接电路 其状态转换图如图 7 4 仿真图如下 2 用 74LS161 芯片构成七进制计数器 采用置数法 并用数码显示数字 参考图 7 5 搭接电路 并画出状态转换图 仿真图如下 精品文档 41欢迎下载 6 用 74LS90 芯片构成十进制计数器 参考图 7 7 连接电路 并画出状态转换图 仿真图如下 7 用置数法将 74LS90 构成一个六进制计数器 参考图 7 8 连接电路 并画出状态转换图 仿真图如下 精品文档 42欢迎下载 五 实验总结五 实验总结 1 实验中应该注意集成块功能端有效的状态 2 实现其他进制计数器的时候要注意中断状态和反馈线的处理 实验八实验八 555555 定时器定时器 一 一 实验目的 实验目的 1 熟悉定时器的工作原理 2 熟悉 555 定时器的典型应用 3 了解定时元件对输出信号周期及脉冲宽度的影响 二 二 实验设备及其器件实验设备及其器件 1 SAC DM32 数字电路实验箱1 个 2 555 定时器 电阻 电容 3 双踪示波器 1 台 4 万用表 1 台 5 连续脉冲电源1 台 精品文档 43欢迎下载 6 音频信号源 1 台 7 数字频率计 1 台 三 三 实验原理实验原理 555集成时基电路称为集成定时器 是一种数字 模拟混合型的中规模 集成电路 其应用十分广泛 该电路使用灵活 方便 只需外接少量的阻容元 件就可以构成单稳 多谐和施密特触发器 因而广泛用于信号的产生 变换 控制与检测 它的内部电压标准使用了三个5K 的电阻 故取名555电路 其电 路类型有双极型和 CMOS 型两大类 两者的工作原理和结构相似 几乎所有的双 极型产品型号最后的三位数码都是555或556 所有的 CMOS 产品型号最后四位数 码都是7555或7556 两者的逻辑功能和引脚排列完全相同 易于互换 555和 7555是单定时器 556和7556是双定时器 双极型的电压是 5V 15V 输出的最 大电流可达200mA CMOS 型的电源电压是 3V 18V 图8 1 555定时器内部框图 555电路的工作原理 555电路的内部电路方框图如图8 1所示 它含有两个电压比较器 一个基 本 RS 触发器 一个放电开关 T 比较器的参考电压由三只5K 的电阻器构成分 压 它们分别使高电平比较器 A1同相比较端和低电平比较器 A2的反相输入端的 参考电平为和 A1和 A2的输出端控制 RS 触发器状态和放电管开 关状态 当输入信号输入并超过时 触发器复位 555的输出端3脚输出 低电平 同时放电 开关管导通 当输入信号自2脚输入并低于时 触发 精品文档 44欢迎下载 器置位 555的3脚输出高电平 同时放电 开关管截止 是复位端 当其为0时 555输出低电平 平时该端开路或接 VCC Vc 是控制电压端 5脚 平时输出作为比较器 A1的参考电平 当5 脚外接一个输入电压 即改变了比较器的参考电平 从而实现对输出的另一种 控制 在不接外加电压时 通常接一个0 01uf 的电容器到地 起滤波作用 以 消除外来的干扰 以确保参考电平的稳定 T 为放电管 当 T 导通时 将给接于脚7的电容器提供低阻放电电路 555定时器的典型应用 1 构成单稳态触发器 图8 2 555构成单稳态触发器 上图8 2为由555定时器和外接定时元件 R C 构成的单稳态触发器 D 为钳 位二极管 稳态时555电路输入端处于电源电平 内部放电开关管 T 导通 输出 端 Vo 输出低电平 当有一个外部负脉冲触发信号加到 Vi 端 并使2端电位瞬时 低于 低电平比较器动作 单稳态电路即开始一个稳态过程 电容 C 开 始充电 Vc 按指数规律增长 当 Vc 充电到时 高电平比较器动作 比 较器 A1翻转 输出 Vo 从高电平返回低电平 放电开关管 T 重新导通 电容 C 上的电荷很快经放电开关管放电 暂态结束 恢复稳定 为下个触发脉冲的来 到作好准备 波形图见图8 3 精品文档 45欢迎下载 图8 3 单稳态触发器波形图 暂稳态的持续时间 Tw 即为延时时间 决定于外接元件 R C 的大小 Tw 1 1RC 通过改变 R C 的大小 可使延时时间在几个微秒和几十分钟之间变化 当 这种单稳态电路作为计时器时 可直接驱动小型继电器 并可采用复位端接地 的方法来终止暂态 重新计时 此外需用一个续流二极管与继电器线圈并接 以防继电器线圈反电