chp2上海交通大学微机原理电子教案

chp2上海交通大学微机原理电子教案 第二章8086系统结构工艺集成度数据处理位数据线地址线寻址空间Intel8086HMOS片内含29000晶体管16内内16201MB外外16Intel8088HMOS16内内16201MB外外8Intel8088准16位微处理器。 IBM PC/XT的CPU。 2-18086结构?8位P的串行工作方式取指指令译码取操作数送结果指令执行?808616位P的并行工作方式BIU（主外）取指，读/写M或I/O EU（主内）取指译码执行图2-1为8086的编程结构。 一一CPU内部结构CS代码段寄存器。 DS数据段寄存器。 ES附加段寄存器。 SS堆残段寄存器。 16位段地址寄存器16位指令指针寄存器IP存放下一条指令的偏移地址20位物理地址加法器16位逻辑地址变换成20位物理地址6字节指令队列须放6字节的指令代码。 总线控制逻辑发出总线控制信号。 BIU组成BIU功能地址形成、取指、指令排队、读写操作及总线控制。 1地址形成（指令地址为例）CS16+IP20位物理地址放总线控制逻辑发读有效信号取指令送指令队列2指令队列先进先出，一般填满为止；队列有多于2个空余字节，BIU自动取指令到指令队列；EU未请求，队列满，BIU休息，处于空闲状态3EU请求读写M或I/O时遇到总线空闲就立即执行，遇到BIU正在取指令，则等总线周期结束再执行。 4IP由BIU自动修改，修改后指向下一条指令地址。 EU组成ALU算术逻辑运算（8，16）PSW标志寄存器存放ALU运算结果标志。 寄存器组16位通用寄存器（AX、BX、CX、DX）16位专用寄存器（SI、DI、BP）EU控制器取指令控制和时序控制部件。 EU功能?从BIU指令队列取指令并译码，执行指令，完成指令规定的全部操作。 每段最长64KB，可在存储空间浮动，代码段数据段和堆栈段可放在一个逻辑段内。 物理地址=段基址16+偏移地址段段寄存器CS代码段寄存器SS堆栈段寄存器DS数据段寄存器ES附加段寄存器4指令指针寄存器IP?与CS联用控制指令序列执行流程?始终指向下一条要执行的指令,BIU自动修改IP?CPU不能直接访问,只能通过指令访问?通常按指令段顺序修改IP,遇中断调用跳转指令时打断原来顺序IP修改为待转移地址偏移量5标志寄存器PSW(FR)存放运算结果,反映运行中标志受影响的情况。 标志位状态标志CF、PF、AF、SF、ZF、OF控制标志TF、IF、DF?CF进位标志?PF奇偶标志?AF辅助进位标志?TF单步标志?IF中断标志?DF方向标志OF DFIF TFSF ZFAF PFCF151110987642176543210OF ZFAFPFCF?ZF零标志?SF符号标志?OF溢出标志8位机PSW:2-28086CPU引脚（ （40）两种模式?最小模式单机系统控制信号由8086直接提供?最大模式-多处理机系统控制信号由8288总线控制器直接提供总线周期的个状态一个时钟周期为一个状态T1T2T3T4T1一最小模式中引脚定义1AD15AD016条地址/数据复用总线T1状态地址线三态输出T2-T4状态数据线三态双向输入/输出中断响应或总线保持周期高阻态分时复用由于CPU引脚资源不足，采用引脚在不同状态定义不同的功能。 锁存器技术用于分时复用的引脚信号的保存。 驱动缓冲技术用于提高引脚负载能力。 2AD19/S6AD16/S34条地址/状态分时复用T1地址线访问M A19A0访问I/O A19A16T2T4状态线S3S4表示当前使用的段寄存器S4S3段寄存器S5表示最大状态线，反映IF状态。 IF=1，S5=1。 S6保持0。 S4S3=10另一情况为不使用任何寄存器，正在对I/O端口或中断向量寻址。 00ES01SS10CS11DS3BHE/S7高位数据总线允许/状态信号，三态输出BHE与AD0线配合表示当前总线使用情况。 BHE AD0总线使用情况0016位字传送01高高8位字节传送10低低8位字节传送11无效4，5RD，WR读写信号三态输出，低电平有效时表示CPU正在读/写M或I/O6M/IO M或IO口控制信号三态输出状态M/IO功能T41访问M T40访问IO高阻态DMA方式7MN/MX=1，为最小模式；=0，为最大模式8ALE地址锁存器允许信号，输出，T1时高电平有效9DEN数据允许控制信号，低电平有效，输出有效时允许驱动缓冲器传送。 10DT/R数据发送/接收控制信号，控制驱动缓冲器传送方向11READY就绪信号，输入，高电平有效。 表示外设是否准备好传送数据。 CPU在T3时测试该引脚，如READY=0，则在T3结束时插入Tw等待状态，直到READY=1，进入T4状态，完成数据传送。 12RESET复位信号，输入，高电平有效。 有效信号至少保持4个状态。 复位CPU停止现行操作，初始化处理器如下表。 寄存器PSW DSES SSCS IP状态00000ffffH0RESET=0，CS16+IP=ffff0H，故CPU从存储器地址ffff0开始执行程序。 13INTR中断响应信号，输入，高电平有效。 触发方式电平或边沿触发外设请求中断INTR=1，则IF=0CPU不响应IF=1CPU执行完当前指令响应中断。 14INTA中断响应信号，输出，低电平有效CPU响应，则进入中断响应周期，发二个INTA负脉冲。 第一个INTA通知外设CPU已响应其请求第二个INTA外设把中断类型号放到总线上。 2-3存储器组织1存储器地址分段数据段,代码段,堆栈段段容量:64KB首地址:节(paragraph)开始段与段可以重叠2物理地址=段基地址16+偏移地址3逻辑地址(表2-7)一存储器地址分段二8086存储器分体结构高高8位数据1低低8位数据1高高8位数据2低低8位数据2高高8位数据3低低8位数据300001H00003H00005H00000H00002H00004H8086存储器数据的存放奇地址存储体偶地址存储体BHE=0选中奇体A0=0选中偶体A0，BHE=00选中字注意:访问存储器时以字为单位,故编程时须”对准存放”,即以偶地址开始存放数据.奇体偶体BHE A0DB AB8086的存储器结构二8086堆栈?堆栈段64KB?栈顶地址=SS16+SP?SP指向:栈低设在高地址?增长方向:向上增长?堆栈操作:以字(双字节为单位)PUSH与与POP配对SP-2SP+2SS16SP FFFFFH堆栈段2-48086系统配置?两种模式:最小模式仅有8086CPU,MN/MX接+5V最大模式另有8087,8089,MN/MX接地?系统控制线:最小模式8086CPU直接提供最大模式8086CPU8288提供S2S1S01地址锁存器解决分时复用的地址锁存右图为8282内部8路中1路8282输入输出同相8283输入输出反相DI输入端DO输出端STB选通端OE允许端OE STBDI QDO1高阻00DI前态01DI2双向数据收发器8286/8287数据缓冲器右图为8286内部8路中1路8286输入输出同相8287输入输出反相A0数据输入/输出端B0数据输入/输出端T传送方向控制端OE允许端OE T传送方向01Ai Bi（CPU外部）00Bi Ai11高阻态10高阻态3时钟发生器8284?提供三个时基信号OSC、CLK、PCLK?三个功能CLK获得X1X2接晶振后内部振荡器产生接外部时钟信号复位生成电路对RES整型并与CLK同步就绪控制使外设READY与时钟信号同步Fosc=14.318MHz Fclk=4.77MHz Fpclk=2.385MHz2-58086CPU时序?CPU时序CPU在时钟序列控制下进行的操作过程。 ?时钟脉冲计量时间的基本单位。 ?微机中三个周期概念时钟周期（Cclock Cycle)即状态T，T=1/f。 总线周期（Bus Cycle)进行一次总线操作所需的时间。 指令周期（Instruction Cycle)执行一条指令所需时间。 ?8086总线周期由4个时钟周期（状态）组成。 8086CPU4个时钟周期的操作?T1状态CPU向地址/数据和堆栈/状态复用总线上发地址信号，以指出要寻址的存储器单元或外设端口地址。 ?T2状态；总线上撤消地址，使AD