通信原理课程设计.doc

湖南工业大学 课程设计任务书 2012 2013 学年第 一 学期 计算机与通信学院 学院（系、部） 通信工程 专业 通信103 班级课程名称： 通信原理课程设计 设计题目： 时分复用通信系统的设计与实现 完成期限：自 2012 年 12 月 24 日至 2012 年 12 月 31 日共 1 周内容及任务 1.用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作，并用示波器观察位同步、帧同步信号对数字基带信号传输的影响； 2.用数字信源、数字终端、数字调制、2DPSK解调、载波同步、位同步及帧同步等七个模块构成一个理想信道时分复用2DPSK通信系统使之正常工作，并用示波器观察位同步、帧同步信号对数字差分相移信号传输的影响； 3.用数字信源、数字终端、数字调制、2FSK解调、位同步及帧同步等六个模块，构成一个理想信道时分复用2FSK通信系统使之正常工作，并用示波器观察位同步、帧同步信号对数字频移键控信号传输的影响；进度安排起止日期工作内容12.24- 12.25复习相关理论、分析与设计系统12.25- 12.30时分复用通信系统实现12.31- 12.31系统分析、完成课程设计报告主要参考资料1、 现代通信原理 曹志刚主编 清华大学出版社。2、 现代通信系统原理 王秉钧 孙学军 王少勇 田宝玉 天津大学出版社。3、 现代通信基础与技术 朱祥华 主编 人民邮电出版社。指导教师（签字）： 2012 年 12 月 24 日系（教研室）主任（签字）： 2012 年 12 月 31 日课程设计理论准备：传输两路数字信号的时分复用2DPSK通信系统原理框图（2FSK通信系统与此类似）。图中m(t)为时分复用数字基带信号，为NRZ码，发滤波器及收滤波器的作用与基带系统相同。本实验假设信道是理想的，收、发端都无带通滤波器。m(t)由数字信源提供，即为NRZ信号。图5-1 2DPSK时分复用通信系统在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步识别码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图如图6-1所示，电原理图如图6-2所示（见附录），其内部只使用+5V电压。 本模块有以下测试点及输入输出点： S-IN数字基带信号输入点（2个） BS-IN位同步信号输入点（2个） GAL 巴克码识别器输出信号测试点 2424分频器输出信号测试点 TH判决门限电平测试点 FS 帧同步信号测试点 图6-1中各单元与电路板上元器件的对应关系如下： 24分频器 U60、U61：计数器4017；U58:C、U58:E：或门4071 移位寄存器U50、U51：四位移位寄存器74175 相加器 U52：可编程逻辑器件GAL20V8 判决器U53：可编程逻辑器件GAL20V8 单稳U59：单稳态触发器4528 与门1U56:A：与门7408 与门2U56:C：与门4708 与门3 U56:D：与门7408 与门4U56:B：与门7408 或门U58:A：或门4071 3分频器U54：计数器4017 触发器U55：JK触发器4027图6-1 帧同步模块原理框图从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图6-1中的其余部分完成同步保护功能。移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q1、Q2、Q3、Q4及U51的Q2、Q3、Q4都为1，它们输入到相加器U52的数据输入端D0D6，U52的输出端Y0、Y1、Y2都为1，表示输入端为7个1。若Y2Y1Y0=100时，表示输入端有4个1，依此类推，Y2Y1Y0的不同状态表示了U52输入端为1的个数。判决器U53有6个输入端。IN2、IN1、IN0分别与U52的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相连，L2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光二极管指示灯P1、P2、P3与判决门限控制电压相对应，即从左到右与L2、L1、L0一一对应，灯亮对应1，灯熄对应0。判决电平测试点TH就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为7，三个灯全亮，TH为高电平；当L2L1L0=110时门限为6，P1和P2亮，而P3熄，TH为低电平。当U52输入端为1的个数（即U53的IN2IN1IN0） 大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。当基带信号里的帧同步码无错误时（七位全对），把位同步信号和数字基带信号输入给移位寄存器，识别器就会有帧同步识别信号GAL输出，各种信号波形及时序关系如图6-3所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。图中还给出了24信号及帧同步器最终输出的帧同步信号FS-OUT，FS-OUT的上升沿稍迟后于GAL的上升沿。图6-3 帧同步器信号波形24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相同（因为一帧24位是确定的），但其相位不一定符合要求。当识别器输出一个GAL脉冲信号时（即捕获到一组正确的帧同步码），在GAL信号和同步保护器的作用下，24电路置零，从而使输出的24信号下降沿与GAL信号的上升沿对齐。24信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的上升沿比24信号的下降沿稍有延迟。同步器最终输出的帧同步信号FS是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。电路中同步保护器的作用是减小假同步和漏同步。当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即输出为0），与门1关闭、与门2打开，单稳输出信号通过与门2后输入到3电路，3电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无输出信号，此时Q的高电平把判决器的门限置为7（P3灯亮）、且关闭或门、打开与门1，同步器处于捕捉态。只要识别器输出一个GAL信号（因为判决门限比较高，这个GAL信号是正确的帧同步信号的概率很高），与门4就可以输出一个置零脉冲使24分频器置零，24分频器输出与GAL信号同频同相的的周期信号（见图6-3）。识别器输出的GAL脉冲信号通过与门1后使状态触发器置“1”，从而打开与门3，输出帧同步信号FS-OUT，同时使判决器门限降为6（P3灯熄）、打开或门、同步器进入维持状态。在维持状态下，因为判决门限较低，故识别器的漏识别概率减小，假识别概率增加。但假识别信号与单稳输出信号不同步，故与门1、与门4不输出假识别信号，从而使假识别信号不影响24电路的工作状态，与门3输出的仍是正确的帧同步信号。实验中可根据判决门限指示灯P3判断同步器处于何种状态，P3亮为捕捉态，P3熄为同步态。在维持状态下，识别器也可能出现漏识别。但由于漏识别概率比较小，连续几帧出现漏识别的概率更小。只要识别器不连续出现三次漏识别，则3电路不输出脉冲信号，维持状态保持不变。若识别器连续出现三次漏识别，则3电路输出一个脉冲信号，使维持状态变为捕捉态，重新捕捉帧同步码。不难看出，若识别器第一次输出的脉冲信号为假识别信号（即首次捕获到的是信息数据中与帧同步码完全相同的码元序列），则系统将进入错误的同步维持状态，由于本实验系统是连续传输以一帧为周期的周期信号，所以此状态将维持下去，但在实际的信息传输中不会连续传送这种周期信号，因此连续几帧都输出假识别信号的概率极小，所以这种错误的同步维持状态存在的时间是短暂的。当然，同步保护器中的3电路的分频比也可以设置为其它值，此值越大，在维持状态下允许的识别器的漏识别概率也越大。在维持态下对同步信号的保护措施称为前方保护，在捕捉态下的同步保护措施称为后方保护。本同步器中捕捉态下的高门限属于后方保护措施之一，它可以减少假同步概率，当然还可以采取其它电路措施进行后方保护。低门限及3电路属于前方保护，它可以保护已建立起来的帧同步信号，避免识别器偶尔出现的漏识别造成帧同步器丢失帧同步信号即减少漏同步概率。同步器中的其它保护电路用来减少维持态下的假同步概率。观察同步器的维持态（同步态）将数字信源单元的K1（左边的8位微动开关）置于111 0010状态 (110010为帧同步码，是无定义位，可任意置“1”或置“0”)，K2置为1000 0000状态、K3则置为全0状态，示波器CH1接信源单元的NRZ-OUT，CH2分别接帧同步单元的GAL、24、TH及FS，观察并纪录上述信号波形以及与NRZ-OUT的相位关系（注意：TH为0电平，帧同步模块的P3指示灯熄，P1、P2亮，表示识别门限为6）。使信源的帧同步码（注意是K1的第2位到第8位）中错一位，重新观察上述信号，此时GAL、24、TH、FS应不变。使信源帧同步码再错一位重作上述观察。（此时同步器应转入捕捉态，仅24波形不变，请根据原理框图分析思考此过程）。观察同步器的捕捉态（失步态）上步中电路已经由同步态变为捕捉态，示波器仍观察24信号，此时断开电源，再接通电源，可看到24波形的下降沿已不再对准第一个数据位（相位随机），观察其他信号可见TH为高电平，FS无输出。将信源K1从刚才错两位状态还原为仅错一位状态，观察24信号相位是否变化。再将信源K1还原为正确的帧同步码(1110010) ，观察24信号相位是否变化。分析24信号相位变化原因，从而理解同步器从失步态转为同步态的过程。观察识别器假识别现象及同步保护器的保护作用。上步中同步器转为同步状态后，使信源单元的K2或K3中出现1110010状态（与1110010状态有一位不同的状态也可），示波器CH1接NRZ-OUT，CH2分别接GAL和FS，观察识别器假识别现象，理解同步保护电路的保护作用。实验过程:使用7位巴克码X1110010，两路数据分别是K2:11110000,K3:00111100则数字信源输出波形为:改变两路数据，观察数字终端输出。观察帧同步时，改变K1为1110010X，两路数据不变。(此时同步码左移一位， 数据输出时，两路信号都左移一位，此时不能正常通信）本系统使用数字信源、位同步、帧同步、数字终端这四个单元。它们的信 号连接关系如下图所示，其中实线表示实验板上已经布好，虚线表示实验中要 手工连接的信号线（共四根)。 1)按照下图将这四个模块连在一起，接通实验箱电源 :2)用示波器CH1观察数字信源单元NRZ-OUT波形，判断信源单元是否 工作正常。3)用示波器CH2观察位同步单元BS-OUT，调节位同步单元的可变电 容，使位同步信号BS-OUT对准信源的NRZ信号中间位置并且相位抖动最小。正 常工作，波形如图4-34)将数字信源单元的K1置于xlllOOlO,用示波器CH2观察帧同步单 元FS信号与信源NRZ信号的相位关系，判断帧同步单元是否工作正常。正常工 作，波形如图4-35)当位同步单元、帧同步单元己正确地提取出位同步信号和帧同步信 号时，通过发光二极管观察两路8bit数据已正确地传输到收终端。6)用示波器观察分接出来的两路8bit周期信号D1(对应位同步B1)和 D2 (对应 B2)o7)观察位同步抖动对数据传输的影响。用示波器观察数字终端单元的D1或D2信号，然后缓慢调节位同步单元上的可 变电容C2 (增大位同步抖动范围），观察D1或D2信号波形变化情况和发光二 极管的状况（C2在某一范围变化时，D1或D2无误码，C2变化太大时出现误码）。 D1或D2信号波形有抖动，发光二极管有误码。8)观察帧同步对数据传输的影响。9)还原位同步单元到正确的状态，将数字信源单元的K1置为1110 010X,观察数字终端分接出来的两路信号和数字信源单元的对应关系。波形相似只是有相对的延迟时分复用2DPSK, 2FSK通信系统1.进行2DPSK通信系统实验。接通实验箱电源，调整需要调节的电位器及 可变电容，使信源的两路数据正确地传输到终端。 2. 进行2FSK通信系统实验。使信源的两路数 据正确地传输到终端3.在系统连接时位同步单元的输入信号S-IN应为解调器的CM信号，而帧同步单元和终端单元的输入信号S-IN应来自解调器的AK-OUT点，位帧同步 单元BS-IN信号来自位同步单元BS-OUT,解调器BS-IN信号来自数字信源 BS-OUTo时分复用2FSK通信系统各点测试波形图实验中的问题及解决方法:1.从上述波形发现帧同步模块的FS-IN引脚输出的信号经过数字终端整形 之后输出的信号码元持续时间变短，即FD引脚输出的信号波形脉冲变窄，不 知道原因为何？经过查找资料，得出是整形电路中含有脉冲缩小模块，所以脉冲宽度变窄。2.从上述波形发现BS位同步信号经过延迟之后BD引脚的波形脉冲在BS 波形脉冲的前面？经过老师的分析，得出可能是仪器的问题。4.当改变K2K3为01110010 00111100时，输出有时不能正确还原原信号？经过讨论，得出是传输数据恰合巴克码一致时，会出现一定几率的假识别 现象。3.位同步脉冲的波形本应该对准基带信号码元的中间位置并且相位抖动最 小，但是实际输出波形却对准码元的后面位置？经过调整位同步模块单元上的可变电容解决了这个问题。（时分复用通信系统的设计与实现）设计说明书时分复用通信系统的设计与实现起止日期： 2012 年 12 月 24 日 至 2012 年 12 月3