数字时钟电路设计（程序+答辩稿+说明书）

第页0任务书学生姓名学号班级专业设计（或论文）题目数字时钟电路设计指导教师姓名职称工作单位及所从事专业联系方式备注设计（论文）内容：运用数电知识、技能，设计一数字钟电路，要求实现1数字钟电路的基本计时功能；2定点报时功能；3整点报时功能。进度安排：要有较为详细的时间安排（时间具体到周）；第6周：任务下达，理解消化任务要求；确定初步设计方案；第7周：根据要求画出电路方框图并设计出原理电路图；第89周：根据电路分析其工作原理，进一步对原理图进行完善和修改；第1011周：针对设计的原理电路图进行仿真，观察电路实现是否完好并及时修改原理电路图；第12周：中期检查，查找问题，分析解决难点；第1315周：根据设计撰写论文，并在老师指导下修改、完成论文；第16周：答辩。主要参考文献、资料(写清楚参考文献名称、作者、出版单位)：1康华光.电子技术基础.数字部分北京:高等教育出版社,20002顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,19993陈小虎.电工实习（I）.北京:中国电力出版社，19964焦辎厚.电子工艺实习教程.哈尔滨:哈尔滨工业大学出版社,19935陈坚.电力电子学M.北京:高等教育出版社,2002审批意见教研室负责人：年月日备注：任务书由指导教师填写，一式二份。其中学生一份，指导教师一份。第页1摘要加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存，同时电子产品的研发日新月异，不仅是在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。说明数字时代已经到来，而且渗透于我们生活的方方面面。就拿我们生活的实例来说明一下“数字”给我们带来的便捷。下面我们就以数字钟为例简单介绍一下。数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。与旧式钟表相比它更适用于现代人的生活。在毕业之际恰好遇上学校的毕业课题电子时钟设计毕业论文。因而在所学专业的基础上做了以下毕业设计。希望给大家带来方便的同时，使自己对所学专业有进一步的了解！关键词数字钟；校时；时间显示；定时目录摘要.1第1章前言.2第2章电路设计.42.1设计方案.42.2.主体电路设计.52.2.1时钟电路设计.52.2.2计数电路.62.2.3校时电路.92.2.4译码与显示电路.102.3扩展功功能电路的设计.12第3章总机电路.15第4章电路仿真.174.1主体电路部分.174.2扩展电路部分.19总结.20致谢.21参考文献.22附录一数字钟总电路图.23附录二元件明细表.24第页0第1章前言中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天仪。东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。大约在1970年前后，石英钟表开始进入市场，风靡全球。其表现在三个方面：（1）从生产机械表转为石英电子表；（2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；（3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在中国钟表发展史上，国产机芯研制的失败已经成为过去，“组装业”作为新兴钟表工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。数字钟被广泛用于个人家庭,车站,码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运第页1用超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。本次所设计的数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。0第2章电路设计数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计中我采用的是专用电子钟芯片一级一些外围电路来实现。2.1设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图2-1所示。主体电路扩展电路图2-1数字钟电路系统的组成框图由图2-1可知，多功能数字钟电路由主体电路和扩展电路两大部分组成，其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。第页1根据原理方框图2-1，对各个单元电路进行设计。2.2.主体电路设计主体电路主要由时钟电路、计数电路、显示电路以及校时电路四大部分组成。下面对各单元电路进行设计。2.2.1时钟电路设计数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡电路由振荡器和分频器产生1Hz时钟脉冲和扩展部分所需的频率，下面对时钟电路进行设计。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v5v的方波信号而不是锯齿波、三角波或其他形式。典型的振荡器是弛豫振荡器，它通过一个RC网络将反相器的输出反馈回来并存在一定的工作延迟时间。用施密特触发器输入器件（如74HC04），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态改变时，电容的充电电压会超过5V。从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为74HC04的门限电压（2.5V）为止。振荡器输出状态的改变发生在电容上的电压达到2.5V时。如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有一个固定的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构成石英晶体。石英晶体的固有频率十分稳定。另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。将石英晶体作为高Q值谐振回路元件接入反馈电路中，就组成了晶体振荡器。该电路能产生1MHz的方波脉冲振荡信号。第页2分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号，如仿电台用的1KHz的高频信号和500Hz的低频信号等.在此电路中作为分频器的元件是CD4060,74ls74。振荡器和分频器两部分构成的时钟电路电路图如图2-2所示。图2-2振荡电路根据图2-2可知电路的工作原理是：石英晶体振荡器提供的频率为32768Hz，CD4060组成十四分频电路。晶振的输出接CD4060的输入引脚11，经过十四次二分频，频率变为2Hz。再用一片74ls74构成一个二分频器，这样最后可以得到1Hz的频率。2.2.2计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是对分、秒、时进行计数，所以应用两个六十进制计数电路和“24翻1”计数电路实现。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。下面分别对60进制计数器和“24翻1”小时计数器进行电路设计。第页31.60进制计数器计数器电路可以通过74LS161、74LS160、74LS90、74LS91等芯片实现60进制计数器，本电路中采用74LS90构成60进制计数器。（1）二五十进制计数器74LS9074LS90有两个时钟输入端CKA和CKB。其中，CKA和组成一位二进制计数器；0QCKB和组成五进制计数器；若将与CKB相连接，时钟脉冲从输入，则构321Q0ACP成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），74LS90的管脚图如图2-3。R0(1)2R0(2)3R9(1)6R9(2)7CKA14QA12CKB1QB9QC8QD1174LS90图2-374LS90的管脚图其BCD码十进制计数时序如表2-1，二五混合进制计数时序如表2-2所示。0表2-1BCD码十进制计数时序表2-2二五混合进制计数时序74LS90是二五十进制计数器芯片，为了实现60进制计数器需要两片74LS90构成。秒、分计数器在电路结构与工作原理上基本相同，下面以秒计数器为例进行电路设计。（2）由两片74LS90组成的分、秒计数电路如图2-4所示。图2-4计数电路时钟电路输出的1秒信号送入秒计数器个位，当74LS90的时钟端（14脚）接收到1秒信号后即开始计数，它计数到10时向秒计数器十位进位，当10位计数到0101，秒计数器个位计数到1001时，再来一个脉冲即向分计数器进位，秒计数器又进入下一轮的计数循环。CKDQCBAQ00000100012001030011401005010160110701118100091001CKDCQBA00000110002010031100400105000161001701018110190011第页12.24进制计数器24进制计数器是按照“01020304050607080910111213141516171819202122230001”规律计数的。构成24进制计数器需要2片74LS90芯片，其计数器电路如图2-5所示。图2-5计数器电路电路的工作原理：个、十位计数器由74LS90构成，同时它们组成“24翻1”小时计数器。由表2-1，2-2可知：计数器的状态要发生两次跳跃：一是：计数器计到9，即个位计数器的状态为3210=1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即31使个位异步置0，同时向十位计数器进位使1=1；二是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为3210=0001，十位计数器的1=0。2.2.3校时电路校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中时校分用的控制开关，分（总图）为校时用的控制开关，它们的控制功能如表2-2所示，校时脉冲采用分频器输出的1Hz脉冲，当时校时或分校时分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。0表2-2校时开关的功能S1S2功能11计数10校分00校时在此电路中，用到的元器件有两块四2输入与非门74LS00、一块六反相器74LS04、两个电容、两个电阻以及两个开关，组成的电路图如图2-6所示。图2-6自动校时电路2.2.4译码与显示电路译码显示电路是从计数器中接收到信号传送到译码器74LS48，经过译码后由显示器将译码后所得二进制代码用高低电平点亮相应字符。本电路有译码器74LS48和显示器SM421050N组成。1译码显示电路芯片介绍（1）译码器74LS48第页1译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。74LS48的管脚图如图2-7。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制表示时，把多余零位熄灭掉，以提高视图的清晰度。BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48图2-7共阴译码器74LS248管脚图（2）显示器SM421050N输出端A-G为高电平有效，可驱动灯缓冲器或共阴极VLED。当要求输出0-15时，消隐输入BI应为高电平或者开路，对于输出为0时还要求秒冲消隐输入RBI为高电平或者开路。当BI非门为低电平时，不管其他输出端状态怎样，A-G为低电平。当RBI地址端为A0-A3为低电平，并且灯测试输入端LT为高电平时，A-G为高电平。在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图2-8。第页2abfcgdeDPYLEDgn1234567abcdefgDPY_7-SEG图2-8SM421050N管脚图2译码显示电路图及工作原理译码器74LS48和显示器SM421050N芯片组成的译码显示单元电路如图2-9所示。图2-9译码显示电路工作原理是：译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。当计数器工作后对译码器输出代码，由计数器的Q0Q1Q2Q3脚输出到译码器的ABCD管脚进行译码，译码后由QA-QG脚输出高电平使显示器相应模块点亮，例如：当计数器输入二进制代码0001时译码后QA脚为高电平，QA模块点亮，当计数器输入1111时，译码后QG模块点亮。2.3扩展功功能电路的设计1.定点报时电路在电路中所用到的元件有74LS00，74LS20等。仿广播电台正点报时的功能要求是：每当数字钟计时快要到正点时，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。（1）四2输入与非门74LS00，只要输入变量有一个为0则输出为1，只有输入全为1，输出才为0。（2）二4输入与非门74LS20，四个输入端有一个为0，则输出为1，只有全部输第页3入为1，输出才为0。由门电路组成的整点报时时电路如下图3-1所示。图3-1仿整点报时电路2.电路的工作原理在这里将举例来说明它的工作原理。要求上午7时59分发出闹时信号，持续1分钟。设计如下：7时59分对应数字钟的时时个位计数器的状态为，分十位计3210()HQ数器的状态为，分个位计数器的状态为，若将32102()MQ10M上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，就可以使音响电路正好在7点59分响，持续1分钟后（即8点）停响。在该电路图中用到了4输入二与非门74LS20，集电极开路的2输入四与非门74LS03，因OC门的输出端可以进行“线与”，使用时在它们的输出端与电源+5V端之间应接一电阻RL。取RL=3.3K。如果控制1KHz高音和驱动音响电路的两极与非门也采用OC门，则RL的值应该重新计算。由电路图可以看见，上午7点59分，音响电路的晶体管导通，则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因为输入端为“0”而截止，电路停闹。例如设4声低音（约500Hz）分别在59分51秒、53秒、55秒及57秒，最后一声高音（约1000Hz）发生在59秒，它们的持续时间为1秒。只有当分十进位的，分个位的，秒十位的及秒个位的时，201MQ310MQ20SQ01SQ第页4音响电路才能工作。报整点时数电路的功能是：每当数字钟计时到整点时发出音响，并且几点响几声。第页0第3章总机电路1总机电路图2工作原理该数字钟具有基本功能和扩展功能两部分，其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿第页1广播电台正点报时的功能。两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。首先由时钟电路为32768Hz的晶振经过15次二分频产生1Hz的时钟信号，输出的1秒信号送入秒计数器个位，当74LS90的时钟端（14脚）接收到1秒信号后即开始计数，它计数到10时向秒计数器十位进位，当10位计数到0101，秒计数器个位计数到1001时，再来一个脉冲即向分计数器进位，秒计数器又进入下一轮的计数循环，二进制代码进入译码器译码后输出对应的高低电平来控制显示器相应模块的亮灭。当数字钟计时出现误差时，调节时校时和分校时开关校正时间，主要是通过与非门电路对1Hz的秒冲校时脉冲进行高低电平的转换，从而达到校时的目的。以上是对数字钟电路的主体部整点报时电路分进行的分析。其次就是扩展功能部分：在该电路中主要实现整点报时、定点报时。当数字钟计时快要到正点时，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。同样在该电路中也是通过个门电路进行高低电平的转换到计数器中，最后由译码器讲对应高低电平转换成校时是的要求，对应输出使显示器工作。第4章电路仿真在本设计中，为了设计的顺利进行，我在仿真软件上进行了调试，因为电路太复杂，在实验箱上不可能整体电路进行调试。本次用仿真软件是ISISProfeissional，是1MHZ的晶振经过三片CD4060十四次二分频加一次74ls74二分频就能得到1HZ的标准脉冲频率。4.1主体电路部分1振荡电路部分我先用的是1MHZ的晶振产生1MHZ的频率经过74LS90组成的二-五-十的分频器。用555产生多谐振荡方波也可，就是精确度和稳定度不高。后来我就用的32768HZ的晶振和两个电阻和两个电容组成的振荡电路，产生32768HZ的方波信号，经过15级二分频后得到1HZ的基准脉冲。可很好的扩展部分所需的频率。扩展部分所需的频率可以从5级二分频得到1024HZ六级二分频得到512Hz但是这样用的集成块较多。在现用电路调试中，晶振的输出频率为32768Hz，在调试中我对每级分路进行了测试。在第一级分频后出现的脉冲信号为16348Hz，经过第二级得到了8192Hz的标准脉冲，这样一级级的分频，经过十四次分频后得到了2Hz脉冲信号，再经过一个二分频得到标准的1Hz脉冲信号。计数电路部分（1）小时计数部分这部分电路较复杂，在第一次仿真完成后的调试显示中，发现小时的十位没有变化，经过分析、检查发现74LS74的3脚没有接上。仿真后时显示如图4-1图4-1时显示第页1（2）秒计数电路部分这部分的调试中顺利得到了结果即：秒计数器的个位能准确以十进制形式计数；秒计数器的十位也能准确以六进制的形式计数。当秒计数器的个位计数到9后自动向秒计数器的十位计数。秒显示如图4-2图4-2时显示（3）分计数电路部分这部分的调试电路与秒计数器的电路一样，在调试中不同的是秒计数电路的个位计数器74LS90的14脚接入振荡电路部分的输出端，而分计数电路的个位计数器74LS90的14脚本该接校时电路，但是由于校时电路作为最后调试的电路，所以在调试中74LS90的14脚与单次脉冲连接。分显示如图4-3图4-3分显示调试的结果是：这部分的结果与秒计数电路部分的结果一样。2校时电路部分调试的结果是：当开关断开时，分计数电路，小时计数电路正常计数，当开关闭合时，校时电路进行校时。只是有时松开按键时，较时数会有点误变化，经过仔细分析，确定是由于在松按键时产生了抖动。第页2数字钟仿真电路图4.2扩展电路部分扩展部分的调试是在主体部分正确的情况下，才能完成的。有些也可模拟调试。（1）定时控制扩展部分的调试是在主体部分正确的情况下，才能完成的。单独在实验箱上可以调试其电路的输入就用模拟开关输入高低电平。只要在输入的变化下能够控制风鸣器工作就行。因为这部分的电路比较简单、原理也不难。所以这部分调试很快，一切很顺利。（2）仿广播电台正点报时这部分也比较简单，只是有两个音频信号（1KHz、500Hz）要发出高、底声音。其余的就是来自主体部分的控制信号，这也用模拟开关输入高低电平，能够使其音响电路发声，就没有问题。在调试时这部分也比较顺利。总结通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.在本次设计中也遇到很多的问题，我发现自己的只是掌握水平还远远不够，例如在实现莫衷功能要用什么芯片或者器件时感觉不知道怎么去找，等。确实如果在平时不认真，在最终受伤的是自己，在这次的设计中我翻阅了很多相关设计的书籍，也在其中受益不浅，最关键的是这是对自己的一个好的总结和复习，大学3三对所学的基本的东西都忘了，在这次设计中我又重新学习了一次基本知识，相信在以后的生活中对自己的帮助会很大。除了学习知识对自己巩