数字接收机中高性能ADC和射频器件的动态性能要求

数字接收机中高性能数字接收机中高性能 ADC 和射频器件的动态性能要求和射频器件的动态性能要求 摘要 基站系统 BTS 需要在符合各种不同标准的同时满足信号链路的指标要求 本文介绍了一些信号链路器件 例如 高动态性能ADC 可变增益放大器 混频器和本振 详细介绍了它们在典型的基站中的使用 能够满足基站对高动态 性能 高截点性能和低噪声的要求 大多数字接收机对其采用的高性能模 数转换器 ADC 及模拟器件的要求都较高 例如 蜂窝基站数字接收机要求有足 够的动态范围 以处理较大的干扰信号 从而把电平较低的有用信号解调出来 Maxim 的 15 位 65Msps 模数转换器 MAX1418 或 12 位 65Msps 模数转换器 MAX1211 配以 2GHz 的 MAX9993 或 900MHz 的 MAX9982 集成混频器 即可为接收机的两级关键电路提供出色的动态特性 此外 Maxim 的中频 IF 数字可调增益放大器 DVGA MAX2027 和 MAX2055 能够在许多系统中提供较高的三阶输出截点 OIP3 并满足系统所需要的增益调节范围 蜂窝基站 BTS 基站收发器 由多个不同的硬件模块组成 其中之一就是完成 RF 接收 Rx 及发送 Tx 功能的收发器 TRx 模块 在老式模拟 AMPS 及 TACS BTS 中 一个收发器只能用于处理一路全双工 Rx 和 Tx RF 载波 若要实现 要求的呼叫覆盖率就需要很多个收发器才能提供足够的载波 如今在全球范围内 模拟技术已被 CDMA 和 WCDMA 所取代 欧洲也已在 10 年前就采用了 GSM 在 CDMA 中 多个主叫用户使用同一个 RF 频率 这样一个收发器就可 同时处理多个主叫用户的信号 截至目前已有多种 CDMA 和 GSM 的设计方案 BTS 制造商也一直致力于探索可降低 成本和功耗的方法 对单载波解决方案进行优化或开发多载波接收机就是行之有效的方案 图图 1 是 BTS 设备常用的欠 采样接收机的结构框图 图1 欠采样接收机结构框图 图 1 中 Maxim 的 2GHz MAX9993 和 900MHz MAX9982 混频器可为许多设计提供所需的增益和线性度 而且具 有极低的耦合噪声 这样就不再需要那些损耗较高的无源混频器 MAX2027 和 MAX2055 工作在接收机的第一 二 中频级 此两款器件在其整个增益调节范围内 OIP3 均可达到 40dBm 在图 1 电路中数据转换器采用的是 MAX1418 15 位 65Msps 和 MAX1211 12 位 65Msps 此外 Maxim 的数据转换器产品还有其它采样速率的 器件 可满足大多数设计要求 若将图 1 中的第二下变频器省去 虚线中所示 那么图 1 所示电路就变成了单路下变 频器结构 Maxim 的低噪声的低噪声 ADC MAX1418 图 1 所示的欠采样接收机结构对 ADC 的噪声和失真有着严格的要求 在接收机中 电平较低的有用信号单独被数字化 或同时伴随有无用的 需要倍加关注的大幅度信号 因此要想使接收机正常工作 ADC 的有效噪声系数要按这两种信 号的极端情况 即有用信号最小 无用信号达到最大值 来计算 对于小的模拟输入信号 ADC 的噪声基底中占支配地 位的是热噪声和量化噪声 决定了 ADC 的噪声系数 NF 实际上 小信号条件下的 ADC 有效噪声系数一经确定 模拟电路 RF 或 IF 的级联噪声系数也就随之确定 ADC 前级 电路的最小功率增益应满足接收电路的噪声系数要求 通常该功率增益值以 ADC 过载前接收机所能容许的最大阻塞电 平或最高干扰电平为上限 在 BTS 中 如果不采用自动增益控制 AGC ADC 的动态范围一般无法同时满足电路噪 声系数 接收机灵敏度 和最大阻塞两方面的要求 AGC 电路可以放在 RF 级或 IF 级电路中 也可在两级电路中同时包 含 AGC 电路 MAX1418 系列的其它产品对 fINPUT fCLOCK 2的基带应用特别适用 当转换器工作在这个频率范围内 采用这些基带 特性极佳的器件 将具有最佳的动态范围 这些产品中包括针对 65Msps 时钟速率的 MAX1419 及针对 80Msps 时钟 速率的 MAX1427 它们的基带 SFDR 无杂散动态范围 均可达到 94 5dBc 表 1 所列是 MAX1418 的主要技术参数 表表 1 MAX1418 电特性电特性 ParameterConditionSymbol Typ Value Units Resolution N15Bits Analog Input Range VID2 56VP P Differential Input Resistance RIN1k AC SpecificationsfCLK 65Msps Thermal Quantization Noise Floor Analog input 35dBFS Nfloor 78 2dBFS Signal to Noise Ratio Analog in 2dBFSfIN 70MHzSNR73 6dB Spurious Free Dynamic Range Analog in 2dBFS fIN 70MHzSFDR84dB Signal to Noise and Distortion Analog in 2dBFS fIN 70MHzSINAD73 3dB 不接 LSB 时 MAX1418 也可以与 14 位接口器件一起工作 这样应用时 SNR 会有轻微的损失 而 SFDR 则不受影 响 图图 2 给出了无阻塞情况下 ADC 的噪声分布 这里假定在 ADC 之前的所有模拟电路的总级联噪声系数为 3 5dB 同时 假定设计目标是 ADC 导致的总噪声系数的恶化不超过 0 2dB 以满足 CDMA 基站接收机的灵敏度要求 这样一个噪 声系数值应该为空中接口留有足够的余量 不过最终结果取决于末级检波器的 Eb No 比特能量与噪声功率频谱密度 的比值 的要求 基于表 1 的 MAX1418 的热噪声 量化噪声基底 当器件时钟为 61 44Msps 50 x 码片率 时 其 等效噪声系数为 26 9dB 由于采用了过程增益控制 1 23MHz CDMA 频道带宽下的 ADC 噪声比 Nyquist 宽带下的 ADC 噪声低 14dB 一般情况下 为了获得 3 7dB 的接收机级联噪声系数 总增益要达到 36dB 图2 无阻塞情况下的ADC噪声分布 当 ADC 前端增益为 36dB 时 天线端超过 30dBm 的单音阻塞电平将超出 ADC 的输入量程 cdma2000 蜂窝基站 标准规定 天线端允许的最大阻塞电平为 30dBm 此时 前端增益就需要降低 6dB 这样在标准规范允许的余量范 围之内 允许加到 ADC 上的最大阻塞信号更大一些 假设留有 2dB 的余量 前端增益减小 6dB 就可使天线端的最大阻 塞电平变为 26dBm ADC 的最大允许输入信号变为 4dBm 见图图 3 当出现单音阻塞时 蜂窝标准允许总的干扰 噪声 失真 相对于参考灵敏度来说恶化 3dB 可这 3dB 在噪声和失真之间如何分配就留给了设计人员 假设 出现阻塞信号时 AGC 增益为 6dB 设计允许 RF 前端级联噪声加失真可以使 NF 下降 1dB 标称值为 3 5dB 当 ADC 前端增益仅为 30dB 时 ADC 的 SNR 决定了其有效噪声系数为 29 4dB 级联接收机在 阻塞条件 下的噪声 系数为 5 7dB 这比根据接收机灵敏度计算出来的 3 7dB 的噪声系数低了 2dB 由于在此计算当中未将杂散特性考虑 在内 ADC 的无杂散动态范围 SFDR 还允许额外降低 1dB 当存在阻塞信号时 SINAD 可被用于计算有效 NF 不 再分别计算噪声和 SFDR 基值 图3 出现阻塞情况下的ADC噪声响应 MAX1211 允许一次下变频结构允许一次下变频结构 如果在较高的 IF 段能够获得足够的 SNR 和 SFDR 指标 欠采样电路可以用于一次下变频结构 Maxim 的 MAX1211 12 位 65Msps 转换器就是采用这一结构设计的 它的引脚与即将推出的 80Msps 及 95Msps 转换器兼容 此系列 器件可对频率高达 400MHz 的输入信中频号进行直接采样 此外 它还具有其它先进的性能 如时钟输入可以是差分 信号也可是单端信号 时钟占空比可以在 20 到 80 之间 另外 还设计有数据有效指示器 以简化时钟及数据时序 采用小型 40 引脚 QFN 6mm x 6mm x 0 8mm 封装 二进制补码和格雷码数字输出格式 表 2 列出了模拟输入频 率为 175MHz 时 MAX1211 的典型交流特性 表表 2 MAX1211 电特性电特性 ParameterConditionSymbol Typ Value Units Resolution N12Bits Analog Input Range VID2VP P Differential Input Resistance RIN15k AC SpecificationsfCLK 65Msps Thermal Quantization Noise Floor Analog input 35dBFS Nfloor69 3dBFS Signal to Noise Ratio Analog in 0 2dBFS fIN 32 5MHz fIN 175MHz SNR 68 3 66 8 dB Spurious Free Dynamic Range Analog in 0 2dBFS fIN 32 5MHz fIN 175MHz SFDR 82 4 79 7 dB Signal to Noise and Distortion Analog in 2dBFS fIN 32 5MHz fIN 175MHz SINAD 68 1 66 5 dB 较之两次变频结构 一次变换器具有明显的优势 由于省去第二级下变频混频器 第二级中频增益电路以及第二级 LO 合成器 元件数量及电路板空间可减少约 10 节约成本 10 至 20 不同结构的杂散考虑不同结构的杂散考虑 如果需要进一步节省元件数 线路板空间 降低功耗及成本 可采用下面给出的一次变频结构 假定设计的 cdma2000 接收机工作在 PCS 频段 采样速率为 61 44Msps 合成器基准频率为 30 72MHz 第一中频的中心选 在 6 阶 Nyquist 频段 169MHz 带宽约为 1 24MHz 对于 DDS 结构 采用相同的 169MHz 第一中频 第二中频的 中心频率在 46 08MHz 的 2 阶 Nyquist 频段 表表 3 用于用于 SDC 和和 DDC 架构的假设杂散特性架构的假设杂散特性 SDC DDC ParameterValue xxReceive band1904 3800 to 1905 6200MHz xxClock Frequency61 44000MHz xxMax clock harmonic30 xxSynthesizer ref freq30 7200MHz xxMax synthesizer harmonic 40 xxFirst injection LS1736 0000MHz xxMax 1st LO harmonic5 xxReceive image band1566 3800 to 1567 6200MHz xxFirst IF band168 3800 to 169 6200MHz xSecond injection LS122 9200MHz xMax 2nd LO harmonic5 x1st IF image band76 2200 to 77 4600MHz xSecond IF band45 4600 to 46 7000MHz 表 3 列出了采用单载波 一次下变频 SDC 和两次下频 DDC 结构时 在 PCS 频段上端附近的 RF 载波杂散搜索假定 条件 对于 SDC 结构来说 杂散搜索可在 RF 接收频段 接收镜像频段 IF 频段及 IF 镜像频段发现 134 个谐波成份 这些杂散信号大多数阶数较高 不会降低接收性能 对于 DDC 结构来说 杂散搜索会找出 2400 多个谐波成 这比 SDC 结构下找出的 18 倍还多 这些谐波分布在 RF 接收频段 接收镜像频段 第一级 IF 频段 第一级 IF 镜像频段 第二级 IF 频段和第二级 IF 镜像频段 对于源自高阶时钟谐波和合成器基准频率的杂散信号 可以通过在设计时仔细 考虑电路板的布局或增加滤波来抑制 但是 对大量的阶数较低的杂散成份的抑制就比较困难 Maxim 的的 IF 放大器 放大器 MAX2027 MAX2055 Maxim 也提供每级增量为 1dB 的数控增益 高性能 IF 放大器 MAX2027 就是一种数控增益放大器 DVGA 采用 单端输入 单端输出方式 可工作在 50MHz 至 400MHz 频率范围内 其最大增益时的噪声系数只有 5dB MAX2055 则是单端输入 差分输出的 DVGA 可在 30MHz 至 300MHz 频率范围内驱动高性能 ADC 在 MAX2055 的差分输出 和 ADC 差分输入之间可以采用一个升压变压器 变压器提供差分驱动 有利于输出信号之间的平衡 这两个 DVGA 工作在 5V 偏置 整个增益设置范围内具有 40dBm 的 OIP3 更详细的内容可参考 Maxim 网站上 china maxim 的相关资料 Maxim 的高线性混频器 的高线性混频器 MAX9993 MAX9982 在接收电路中 混频器往往承受对性能要求更加严格的较大的输入信号 理想状态下 混频器输出信号的幅值和相位 与输入信号的幅值和相位成正比 而且这种比例关系与 LO 信号无关 根据这一假设 混频器的幅度响应与 RF 输入呈 线性关系 且与 LO 输入信号无关 然而 混频器的非线性会产生一些不希望的混频信号 称之为杂散响应 这些杂散信号是由到达混频器 RF 端口 并不 希望出现的信号产生的 IF 频段的响应 无用的杂散信号将干扰有用的 RF 信号的工作 混频器的 IF 频率可由下式给出 fIF mfRF nfLO这里 IF RF 和 LO 分别是各自端口的信号频率 m 和 n 是将 RF 和 LO 信号混频后的谐波阶数 集成 或有源 平衡混频器 比如 Maxim 的 MAX9993 和 MAX9982 由于其性能优于无源混频方案而备受关注 当 m 或 n 为偶数时 平衡式混频器能够抑制一定的杂散响应 2 次谐波性能更加优异 理想的双平衡混频器可以抑制 m 或 n 或两者 为偶数的所有响应 在双平衡混频器中 IF RF 和 LO 端口之间都是相互隔离的 采用设计合理的非平 衡变压器 混频器可以在 IF RF 和 LO 频带交迭 MAX9993 和 MAX9982 特点包括 低噪声系数 内含 LO 缓冲器 低 LO 驱动 允许两路 LO 输入的 LO 开关 极好的 LO 噪声特性等 此外 在 RF 和 LO 端口还集成有 RF 非平衡变压器 Maxim 的这些混频器内都嵌有 LO 噪声性能极好的 LO 缓冲器 降低了对 LO 电源的要求 通常 LO 噪声与电平较高的 输入阻塞信号相混合会降低接收灵敏度 MAX9993 和 MAX9982 内含低噪声 LO 缓冲器 可在出现阻塞时减轻对接 收灵敏度的影响 例如 假设 VCO 输入信号的边带噪声是 145dBc Hz MAX9993 的 LO 噪声特性的典型值是 164dBc Hz 这样复合边带噪声就只下降了 0 05dBc Hz 到 144 95dBc Hz 采用这种方法 用户不仅为混频器提 供一个电平较低的 LO 信号 还能确保接收机的混频特性不会因 MAX9993 内置 LO 缓冲器的性能而降低 此外 还有一种棘手的 2 阶杂散响应 也称为半中频 1 2 IF 杂散响应 对于低端注入 混频器阶数为 m 2 n 2 对于高端注入 混频器阶数为 m 2 n 2 低端注入时 引起半中频寄生响应的输入频率比希望的 RF 频率低 fIF 2 图图 4 所希望的 RF 频率为 1909MHz 与 1740MHz 的 LO 频率进行混频 得到的 IF 频率为 169MHz 虽然 CDMA 的 RF 和 IF 载波频宽为 1 24MHz 但在这里表示成一个频率为中心载频的单频信号 在这 个例子中 1824 5MHz 频率的无用信号造成了 169MHz 的半中频杂散成份 验证 2 x fHalf IF 2 x fLO 2 x fRF fIF 2 2 x fRF fIF 2 x fRF 2 x fIF 2 2 x fRF 2 x fIF fIF 由此可得到 2 x 1824 5MHz 2 x 1740MHz 169MHz 图4 有用fRF fLO fIF与无用fHalf IF频率的位置 抑制总量 也称为 2x2 杂散响应 可根据混频器的第二截点 IP2 来预测 图图 5 给出了 2x2 IMR 或杂散值 来自 Maxim 的 MAX9993 数据资料 注意 图中信号电平是用输入 IP2 IIP2 性能计算的混频器输入电平 具体的计算公式如下 IIP2 2 x IMR PSPUR IMR PRF 2 x 70dBc 75dBm 70dBc 5dBm 65dBm 由于 Maxim 的 MAX9982 900MHz 有源滤波器提供的典型杂散响应 2RF 2LO 为 65dBc 因此 其 IIP2 的计算方 法如下 IIP2 2 x IMR PSPUR IMR PRF 2 x 65dBc 70dBm 65dBc 5dBm 60dBm 图5 计算混频器输入信号的第二截点 IIP2 RF 通道的镜频抑制紧靠在混频器的前端 用于衰减所有的放大器谐波 而 LO 通路的噪声滤波器则用于衰减 LO 注入 引起的谐波 电平较高的输入信号会在设备的输入或输出端引起失真或交调 其数值可以通过计算截点得到 当混频 器 LO 功率为固定值时 其截点或失真成份的阶数仅取决于 RF 倍频 而与 LO 的倍频无关 只需考虑 RF 信号的变化 这里说的阶数代表失真随输入电平上升而增加的速度 在接收器增益要求不高时 Maxim 的 15 位 ADC MAX1418 具有极佳的噪声性能 因而可以用最小的 AGC 承受较大 的阻塞电平或干扰电平 MAX1211 ADC 系列产品适合于一次变频接收结构 其第一 IF 输入频率可达 400MHz 另 外 Maxim 的 MAX9993 和 MAX9982 混频器可提供需要的线性度 同时噪声系数低 功率增益较高 因而可在接 收机设计过程中省去无源滤波器 MAX2027 和 MAX2055 DVGA 在整个增益可调范围内的 OIP3 典型值约为 40dBm 由这些元件组成的接收器能够将低成本解决方案的性能提高一个等级 1 被测