陀螺原理信号处理部分.doc

Shanghai ETERN Photoelectronics Technology Co., Ltd. (A Member of Jiangsu ETERN Company Limited)上海永鼎光电子技术有限公司（江苏永鼎股份有限公司全资子公司）编号：ETERN-2007-01-T版本号： 1.0标题：YDFOG-NMAS设计方案发布日期：2007-01-10部门：RD编制：汤沧海第 20 页 共 21 页文件代号：ETERN-2007 -01-TYDFOG-NMAS设 计 方 案版 本： 1.0文件质量等级：拟 制_审 核_会 签_ _标准化_批 准 _上海永鼎光电子技术有限公司2007 年01 月责任人列表姓名岗位Email电话汤沧海电路工程师WExt.200文档修订状况日期修订原因作者目录1引言31.1背景31.2设计目标31.3术语和缩写31.4参考资料31.5硬件系统设计31.5.1硬件系统原理框图31.5.2硬件系统实现31.6软件运行设计31.6.1运行模块组合（可选）31.6.2运行控制（可选）41.6.3运行时间（可选）41.6.4出错信息41.6.5程序结构41.6.6其他61 引言1.1 背景干涉型光纤陀螺是一种基于Sagnac效应的角速度传感器。与传统的机械陀螺相比，具有无运动部件、尺寸小、动态范围宽、灵敏度高等优点，因此，在各个领域有着广泛的应用。随着国内光纤陀螺研究的不断深入，提高精度、降低成本并使其小型化成为光纤陀螺发展的两个主要方向。目前国内外对中高精度光纤陀螺大多采用保偏方案，但保偏光纤的价格比较昂贵，因此缩短光纤长度便成为光纤陀螺降低成本的一个主要手段。同时，制约光纤陀螺实现小型化的主要因素是光纤环的体积，光纤环的减小可以通过缩短光纤长度来实现。国外已经有由短保偏光纤制成的光纤陀螺样机。缩短光纤长度将引起光在光纤中渡越的时间的减小，从而提高了光纤环的特征频率。一般数字闭环光纤陀螺信号检测系统在调制方波频率都选为光纤环的特征频率。这次公司开发的干涉型光纤陀螺(I-FOG),型号YDFOG-NMAS。表头使用约450米的保偏光纤绕制（大约为2.2us）数字电路采用基于FPGA的全闭环处理方法。1.2 设计目标设计型号YDFOG-NMAS的光纤陀螺电路部分，装入表头，达到中低精度光纤陀螺的要求。1.3 术语和缩写光纤陀螺, 阶梯波 , 信号检测 , 相位调制 , 数字信号处理器 , 大规模可编程门阵列1.4 参考资料1 Herve Lefevre. The Fiber-optic gyroscopeM. London:Artech House, 1993.2 宋凝芳. 捷联系统用光纤陀螺精度和环境适应性关键技术研究D. 北京：北京航空航天大学宇航学院，2004.3 张晞.光纤陀螺闭环检测与控制D. 北京：北京航空航天大学宇航学院，2002.1.5 硬件系统设计1.5.1 硬件系统原理框图描述系统的信号流程及工作原理。 图1图1中，左侧为光学表头部分，中间为电路的模拟部分，及转换电路，右侧为基于的数字电路并包括其周边配置。电源系统将外部电源输入转换成模拟电路和数字电路需要各种电平，并将模拟与数字部分分隔以降低相互干扰；预处理电路负责将探测信号进行处理以满足主采样特性及精度要求，包括放大，滤波，电压偏置等；一个数字温度传感器负责监视光学部分温度；主转换生成含有相位信号的调制波，用于补偿陀螺旋转引起的相位差等；辅用于控制主的调制幅度，使其“平衡点”能够稳定在位置；数字信号输出将数字信号按协议，用电平输出。 电路图分接口与电源，模数转换，数字处理部分；数模转换部分。硬件原理图和详细说明附后。1.5.2 硬件系统实现 开发调试工具ISE8.1i ModelSim SE 6.0OrCad 10.5Allegro SPB 15.5.1 电源示波器 工作原理详细说明 数字闭环光纤陀螺在光纤环中引入一非互易的补偿相移F 以抵消由于光纤环转动产生的Sagnac相移S, F与S大小相等方向相反，使光纤陀螺始终处于灵敏度最高的工作点，通过补偿相移的积累就可以获得陀螺的输出信号。数字闭环光纤陀螺采用方波偏置、阶梯波反馈补偿的方案，系统功能图从光电探测器（PinFET）输出电信号为： I=I11+cos（S+F/2），其中S为Sagnac相移，F为阶梯波调制信号产生的相移，/2为方波调制产生的相移。该信号经过前滤波电路被放大并滤去直流分量得： I=KI1sin（S+F）该信号表示一个周期为2，幅度为KI1sin（S+F）的对称方波，如图2 图 2 A/D转换器分别对方波的正负半周期进行采样，并保证采样信号和方波调制信号之间严格的相位关系，正半周期的采样值减去负半周期的采样值就是解调后的信号值： S(t) = KI1sin（S+F）该信号不断进行累加后，一方面进行数字滤波作为陀螺输出，另一方面送入D/A转换器形成反馈阶梯波。调解F抵消Sagnac相移S，即S+F 0，这使得阶梯波台阶高度成线形关系。由以上分析可以看出，数字闭环检测系统也是一个离散化的零差闭环控制系统。模数部分前放滤波电路、A/D转换器是控制主回路的两个重要组成部分；数模D/A转换器及其驱动是反馈回路的重要环节；加上信号处理部分；接口电源。下面就对这几个环节进行分析。接口与电源部分：电路板有两组电源输入和。经线形稳压管输出供电给模拟器件。经线形稳压管输出3.33，.8V300mA给FPGA供电。完全满足系统要求。陀螺与外界通过一个相连。接口定义如图3 图3 信号处理板上3.3V电源由3个0805封装磁珠或0欧电阻分成3路3.3伏（如下图4）分别给芯片供电。上电时可以几个芯片分别上电，方便调试。 图4模数转换部分： 前放滤波电路前放滤波电路主要作用就是把光电探测器和A/D转换器隔离，并给A/D提供低阻驱动及所需要的电平增益。另外，通过滤波电路压缩信号带宽，减少噪声干扰。设陀螺输出方波信号基波频率为1 = 1/2，将该对称方波进行傅立叶级数展开有： 其中E为信号峰峰值。用前2m+1次谐波去逼近f(t) 所引起的方均误差为：允许3次、5次、7次、9次谐波通过滤波器分别可以保存92%、94%、95.6%、96.6%的信息量。显然随着频率的增加信息量的增加速度减缓，而且高次谐波主要影响方波的跳变沿，低次谐波主要影响方波的顶部。我们设计前放带宽既要保留方波大部分信息，又不至于对前放出苛刻的增益带宽积要求。对前放带宽的设计还要考虑输出信号上尖峰脉冲展宽效应（如图2所示）的影响。此效应主要由于调制波驱动电路、相位调制器、前放滤波电路的带宽有限造成的。尖峰脉冲对方波的影响可以用下式量化表示：P = I1sin( ) 对于 YDFOG-NMAS型号，1O/h转速产生的Sagnac相移大约为2x10-6rad。如果希望尖峰对信号的影响不超过1O/h的数量级，则由 2x10-6rad。解得t15m，其中m为调制波驱动电路、相位调制器、前放滤波电路（都暂时认为是一阶低通系统）中最大的积分时间常数。若希望尖峰脉冲对A/D转换器在每个的后半段采样值的影响小于1O/h数量级，则有/2t15m ,即m/30 = 0.075s。对于一阶低通系统带宽：Bm = 1/2m 带宽Bm约为2.1MHz，前放滤波电路带宽需要大于Bm。 综合考虑上述因素，对于前放带宽定为2.5MHz。前放滤波电路的放大倍数也主要受尖峰脉冲的影响，前放滤波电路放大倍数的上限即为尖峰电压不超过A/D转换器的最大输入范围。 在硬件上自光学部分的PIN-FET电压波形，送到第一个运放，增益为R51/R52。第二个运放将输入电压编置一个常数值，使经两级运放输出电压总为正电压。因为ADC输入范围限于正电压。所以第二个运放对于A/D转换是必需的。通常电压偏置值为1V左右。 运放输出信号，通过一个滤波器和保护电路后，输入到12bit的ADC。输入电压量程在02.5V之间。因此，在ADC码中每一位相应的输入电压为0.6mV。基于光学部分的PINFET输出噪声电压值为0.8mV，所以12位ADC完全满足信号采样要求。由数字解调原理可知，对A/D转换速率的最低要求是每个内至少采样一个点。但是，采样频率越高可获得的采样点越多，经过多点平均后对噪声抑制能力就越强。根据采样定理可知：为了带外噪声的干扰,A/D转换器的采样频率至少应大于两倍的前放带宽。考虑到信号上尖峰脉冲的影响，只取每个渡越时间的后/2内的采样点，若采样速率定为3MHz，则每个内可取2个有效采样点进行累加平均。 ADC使用ADI公司的AD7482BSTA，这是12位精度、3MSPS、SARADC。输入量程2.5。自带基准电压。支持单次，连续采样。其功能框图和控制时序如下： 此ADC工作时序由FPGA控制，工作在单次采样模式下，单次工作的时间400 ns，一个内除去处理时间，足够进行次采样。 信号处理电路：信号处理芯片采用XILINX的pq208封装XC2S200E6I，工业及封装，PROM采用XCF02S。系统时钟40M。FPGA完成各ADC、DAC的时序控制，数字闭环处理，调制器常数补偿模块，陀螺数字信号滤波及输出处理等所有工作。 在光纤陀螺信号处理中，最大的问题就是死区。下面就激光陀螺和光纤陀螺区别分析死区 光学陀螺是激光陀螺和光纤陀螺的总称。二者的工作原理一致，都是基于Sagnac 效应，通过产生干涉条纹得到光程差与角速率的比例关系。区别主要在产生光源的方法以及检测光程差的方法不同。激光陀螺通过反射镜形成谐振光路，通过检测频率差得到角速率；光纤陀螺采用激光器和光纤环形成闭合回路，通过检测相位差得到角速率。激光陀螺的工作原理决定了当旋转角速率很低时，谐振腔的两束激光以接近相同的频率振荡，造成无干涉条纹，形成无输出信号的零位闭锁现象，这是激光陀螺的典型缺点。光纤陀螺光路的最简互易性结构设计，使得它在理论上不存在死区，但实际情况是，光纤陀螺或多或少的也存在死区。衡量死区大小的指标是光纤陀螺的阈值，它描述的是陀螺能敏感的最小输入角速率，小于阈值的区域称为死区。死区即不敏感区。陀螺在死区内，不敏感输入角速度。死区产生的原因不同于激光陀螺的零位闭锁，光纤陀螺产生死区的主要原因来自于信号处理电路。1. 电路的交叉耦合 电路交叉耦合 数字闭环方案信号框图光纤陀螺电路交叉耦合示意图如图2 所示。电路的交叉耦合主要是指驱动集成光学相位调制器的电压信号Vdb (t) 经空间和线路间的串扰，耦合到探测器的输出端。对应图2，数字闭环信号处理方案的信号框图如图3 所示。其完成的基本功能包括：探测器光电信号检测、信号的放大、滤波、A/D 转换、数字解调误差信号、误差信号数字滤波、数字积分、D/A 转换、阶梯波形成、方波信号的叠加。闭环数字信号处理的输出信号为：Dfb (t)=GfPo hf (t)hI(t) S(t)+F (t) (2) 式中，符号代表卷积； S (t) 和 F(t) 是时变的Sagnac 相移和补偿相移； PO是探测器的光功率；Gf =GopenKgf ；Kgf为闭环增益调整系数；Gopen是检测电路的开环增益； hf (t)和hI(t)分别为数字滤波器和积分器的脉冲响应函数。 在假定滤波环节和积分环节是理想环节的情况下，通过拉普拉斯变换可以求得反馈相移 F(t)的解析解。对于非理想情况，采用数值解的方法来解决，可得：式中G close是闭环光纤陀螺的等效增益，它是由整个环路增益和系统延时决定的； K mod调制器的调制系数；Cint 是积分器的积分常数。 调制器的电压信号Vdb(t) 的串扰耦合到探测器的输出鍴，引起的电路交叉耦合系数为Kdb,则： db(t) = Kdb (Vdb (t) - Vdb (t-) (5)则式DAD(t)=GopenPO S (t)+ F(t)变为DAD(t)=GopenPO S (t)+ F(t)+ Gopen db(t)，由式（3）得： 其中 db(t) 为交叉耦合引起的等效相位偏置。Gopen是检测电路的开环增益。也就是说，当交叉耦合引起的等效相位偏置抵消了输入角速度产生的相移时，输出为零。 2干涉信号缺陷引起的死区当2 复位电压不准确或者解调信号存在尖峰脉冲时，阶梯波与方波的数字叠加，容易出现较大死区。设加在相位调制器上的调制电压Vm( t) =V ramp( t) +V sq( t) ，V ramp( t)为阶梯波幅值，V sq( t)为方波幅值。因此，最大的正向电压Vmp (t) V，最大的负向电压Vmn( t) V ， Vsp (t) =V/2 。当阶梯波高度V step V/2 时，电路自动溢出，变成V step =V2V/2 =V3/2 。这就相当于在复位点变化了 的相移，解调信号波形的方向相反。.1.1 减小死区的措施 本方案中减小死区措施就是通过加入将一个人为的信号量加在调制器上，并使PinFET的奇偶输出永远有个高度差，形成一个欠补偿的系统。但此差值在数字输出周期内的总合为零。 要达到此目的，这里使用正负调制，即在前半个数字输出周期正调制，后半个为负调制，这样总的调制量即为零。图6为一个加了伪随机调制，并稳定下来的欠补偿系统的PinFET输出。 图 6关于减小死区的措施还有一个备选方案： 对于由于电路交叉耦合或其它因素引起的死区，考虑到类似于激光陀螺消除闭锁的机抖方法，可以采取在反馈形成阶梯波前叠加一个低频周期性正弦信号的方法来消除光纤陀螺的死区。由图3 的数字闭环方案信号框图可以看出，光纤陀螺的输出信号与闭环控制积分器的累计值是相同的，由于闭环的积分器始终在跟踪反馈相移，所以引入正弦周期信号后，只有在正弦信号为零时才会产生死区，可以大大减小死区，同时通过后端输出的处理，其零位及零漂不会发生变化。.2 模数转换部分： 两个D/A转换器使用的是同一系列，为ADI的TxDAC，主DAC为14位的AD9754，辅DAC为12位的AD9752。这是一款高速电流型DAC，带有内部参考电压，最高速度可达到125M，工作时序如下图所示： 此DA工作时序简单，将其时钟脚接到FPGA可对此DAC进行灵活控制。基本功能块如下图所示： 主DAC把数字斜波转换成模拟电压送给放大缓冲电路。 辅DAC的输出转换成电压后用AD8159进行放大驱动，来控制主DAC的参考电压。用于将主DAC生成的调制波对准调制器V/2的位置，提高陀螺的因数非线性。 放大缓冲电路由电压型四运放AD8040及系列电阻配置而成。其中三个运放组合，与主DAC的两路互补输出组成类似仪表放大器结构的放大电路，且增益固定，优点是比仪表放大器有更高带宽。最后一个运放有一个高精度电位计对信号进行最后的放大，输出到调制器。1.5.3 光源温控驱动光源温控驱动由光学工程师提供。1.5.4 FPGA下载线FPGA下载线原理图如下 PCB设计说明PCB几何尺寸由机械工程师提供。分四层板，成顶层到底层分别为信号、地、电源、信号。信号线阻抗为50欧。 陀螺电路是一个数模混合电路，由于被测的模拟信号非常微弱，所以要尽量避免数字信号、电源及地线的噪声干扰，这就要求在电路布局、布线及系统接地方面仔细考虑。设计电路时主要考虑一下几个方面： 在电路布局上,将数字电路和模拟电路地分开,使数字信号线、时钟线与模拟信号线相互远离。 选用4层PCB板，中间两层分别作为电源层和地线层。高速微弱信号检测电路的布线也是设计的难点，一般采用手工布线，尤其是时钟引线、模拟弱信号的走线更要精心设计，并在实践中完善。 采用的A/D、D/A属于高速、高精度器件，为了防止相互干扰应该是它们相互远离，精心设计其输入输出电路、基准电路、去耦和接地方案。 器件代换建议；1 FPGA选用Spartan-2E系列已经不是xilinx主推的型号，建议下个版本采用Spartan-3E系列，甚至集成硬件乘加器，性能更好的FPGA。辅DAC可以在FPGA中软件实现；在FPGA中加入数字滤波器。2 温度传感器采用SOT23封装、10bit数字串行温度传感器AD7814。由于陀螺运转时陀螺内温度不均匀，测出来的温度会有误差。如果不能满足精度要求，建议用AD590+ADC替代。3 避免使用可能影响精度的电位计。去除光功率调节电位计用DAC控制光电流；去除调制波放大电路的电位计用FPGA乘法器实现放大。1.6 软件运行设计1.6.1 运行模块组合（可选）1.6.2 运行控制（可选）。1.6.3 运行时间（可选）1.6.4 程序结构主程序分为2个模块，分别为：闭环程序（closeloop.v）及串行输出程序（rsout.v） 程序1 closeloop.v设计说明a) 程序描述Closeloop.v是陀螺的闭环程序，包括对AD进行采样获得数据、进行伪随机调制以消除死区影响、一次积分生成速率值、二次积分生成相位斜波、与标准方波叠加生成调制波、DA时序控制、陀螺的调制复位判断等。b) 流程逻辑 c) 功能Closeloop.v程序只是做一些时许控制，下面列出几个关键点进行描述。一 设立奇偶计数位由于陀螺的调制是将奇周期的信号与下个偶周期的信号相减得到的差值，因此，在电路中必须非常明确地知道此时是处于奇周期还是偶周期。在叠加标准方波及调制器补偿也需要利用到这一特性。这里引入全局信号EOCnt作为奇偶判断信号，初值为1，认为是奇周期，每当一个后，此信号自动翻转，0代表偶周期。二 电路周期于陀螺周期电路周期是陀螺周期的时间的两倍，即2。然而，其相位却有不同。陀螺周期是以调制波的输出（或PinFET的尖峰）开始计算周期，而电路要提前一些时间，是为了将调制波的值计算出来。因此，电路上电工作后在每个陀螺周期之前计算出调制波的值（二次积分、相位斜波与标准方波叠加等），输出后成为陀螺周期的开始，此时进行奇偶采样，在第二个陀螺周期。即偶周期采样完成后，电路再进行差值运算、一次积分等一系列处理，并在第二个电路周期来之前处理结束。三 伪随机调制伪随机调制信号在硬件部分作了详细说明，这里略过。d) 算法e) 接口Module closeloop(input MainRst;input MainClk;output DaClk;output DaData;output AdConv;inout AdBusy;output AdCsrd;inout AdData;output CAdData;output AdDataRdy;output Ad