第二章 80868088的结构.doc

金陵科技学院教案金陵科技学院教案 封面 任课系部 课程名称课程编号 授课对象专业 必修课公共基础课 学科基础课 专业核心课 课程类别 选修课专业方向课 专业拓展课 公选课 总学时数学分数 学时分配课堂讲授 学时 实践课 学时 教材名称作者出版社及出版时间 指定参考书作者出版社及出版时间 授课教师职称单位 金陵科技学院教案金陵科技学院教案 教学单元首页 第 1 次课 授课学时 3 教案完成时间 章 节第二章 主要 内容 8086 8088 CPU 内部结构 8086 8088 存储器管理 8086 8088 微处理器的引脚功能 目 的 与要 求 理解 8086 8088 CPU 内部结构 掌握 8086 8088 存储器管理 8086 8088 微处理器的引脚功能 重点 与难 点 重点 8086 8088 存储器管理 8086 8088 微处理器的引脚功能 难点 8086 8088 CPU 内部结构 8086 8088 存储器管理 8086 8088 微处理器的引脚功能 教学 方法 与手 段 多媒体课件展示 通过有针对性的例题对 8086 8088 CPU 内部结构 8086 8088 存储器管理 8086 8088 微 处理器的引脚功能进行深入的讲解 授课内容授课内容 内内 容容备备 注注 第第 2 2 章章 8086 808086 808 88 8 的结构的结构 2 12 1 8086 80888086 8088 CPUCPU 内部结构内部结构 一 一 8086 80888086 8088 的内部结构框图的内部结构框图 8086 微处理器与 8088 微处理器内部结构基本相同 内部均由算术逻辑器 ALU 通 用寄存器 段寄存器 专用寄存器 控制器 总线控制逻辑 指令队列及地址加法器等 单元组成 从功能上可分执行部件 EU 和总线接口部件 BIU 两大部分 1 执行部件 EU Execution Unit 执行部件 EU 由算术逻辑器 ALU 通用寄存器 标志寄存器 FLAGS 暂存器及 EU 控制电路等单元组成 EU 的主要任务是执行指令 其功能为 从 BIU 部件指令队列取出指令 由控制器单元内部的指令译码器将其译码 并将译码信息给各部件发出相应的操作控制信号 对操作数进行算术和逻辑运算 并将运算结果的特征保存到标志寄存器中 控制 BIU 部件与存储器或 I O 接口进行数据交换 并提供访问存储器和 I O 端 口的有效地址 2 总线接口部件 BIU Bus Interface Unit 总线接口部件 BIU 由段寄存器 指令指针寄存器 总线控制逻辑 地址加法器及 指令队列等单元组成 BIU 的主要任务是完成取指令与数据的输入 输出 其功能为 从内存特定的区域取出指令送入指令队列 对存储器 I O 端口进行数据的输入或输出 计算并形成访问存储器的 20 位物理地址 3 EU 与 BIU 的关系 EU 和 BIU 是组成 8086 8088 微处理器的两个基本功能部件 它们相互配合完成指 令操作 如当 EU 从指令队列中取走指令后 指令队列出现空字节 BIU 就立即自动地 从内存中取出后续的指令放入队列 当 EU 执行指令需要操作数时 BIU 就根据 EU 给 出的操作数有效地址 从指定的内存单元或 I O 端口取出数据供 EU 使用 当 EU 运算 结束后 BIU 将运算结果写指定的内存单元或 I O 端口 4 8088 与 8086 的区别 8088 微处理器与 8086 内部功能结构基本相同 而它们的指令系统则完全相同 唯 一的区别在于它们的 BIU 部件略有不同 第一 8086 的指令队列是 6 字节长 而 8088 的指令队列为 4 字节长 第二 8086 数据总线引脚是 16 位 而 8088 是数据总线引脚 为 8 位 因此 称 8088 为准 16 位微处理器 而 8086 为标准 16 位微处理器 讲解原 理 注 重在理 解的基 础上记 忆内部 结构 AHAL BHBL CHCL DHDL SP BP DI SI AX BX CX DX 执行部件 EU 通 用 寄 存 器 组 ALU数据总线 ES SS DS CS 内部通信寄 存器 123456 标志寄存器 16位 ALU 地址加法器 段寄存器 数据总线 16位 指令队列 20位地址总线 总线接口部件 BIU 外部总线 暂存器 FLAGS EU 控制器 总线控 制部件 IP 图2 1 8086 8088微处理器编程结构示意图 EU 和 BIU 这两个功能部件又是相互独立的 大多数情况下 EU 的执行指令操作 与 BIU 的取指令操作是在时间上可重叠的 即 EU 进行某条指令执行操作时 BIU 可同 时进行后继指令的取指令操作 这两个部件并行连续工作可形成指令处理流水线 这样 可减少了 CPU 取指令的等待时间 加快了 CPU 的指令执行速度 也提高了系统总线的 利用率 在微处理器内 多个部件重叠进行指令各个操作的处理方式被称为指令流水线 处理 二 编程结构二 编程结构 寄存器结构寄存器结构 8086 8088 微处理器内部可供程序员使用的有 14 个 16 位寄存器 如图 2 3 所示 1 通用寄存器 有 8 个通用寄存器 可分为三组 即 1 数据寄存器 数据寄存器有 4 个 包括累加器 AX Accumulator 基址寄存器 BX Base 计 数寄存器 CX Count 和数据寄存器 DX Data 数据寄存器的特点是 这 4 个 16 位 寄存器可分为高 8 位 AH BH CH 和 DH 与低 8 位 AL BL CL 和 DL 这两 组 8 位寄存器可分别寻址 独立操作 这样 可以将数据寄存器作为一个 16 位寄存器 进行操作 也可用作两个 8 位寄存器 数据寄存器可以用来存放 8 位或 16 位的二进制操作数 这些操作数可以是参加操 作的数据 操作的中间结果 也可以是操作数的地址 大多数算术和逻辑运算指令都可 以使用这些数据寄存器 AHAL BHBL CHCL DHDL SP BP DI SI AX BX CX DX ES SS DS CS IP FLAGS 累加寄存器 基址寄存器 计数寄存器 数据寄存器 堆栈指针寄存器 基址指针寄存器 目的变址寄存器 源变址寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器 指令指针寄存器 标志寄存器 图2 3 8086 8088内部寄存器 2 地址指针寄存器 地址指针寄存器有堆栈指针寄存器 SP Stack Pointer 和基址指针寄存器 BP Base Pointer 两个 它们既可作为 16 位数据寄存器 使用 也可用来存放堆栈数据区存储单元的偏移 地址 具体来分 SP 用来存放堆栈在内存中的 地址 BP 用来存放在现行堆栈段的一个数据的 基地址 3 变址寄存器 变址寄存器有源变址寄存器 SI Source Index 和目的变址寄存器 DI Destination Index 两个 它们既可以作为 16 位数据寄存器 使用 也可用来存放源操作数和目的操作数的变 址值 在 8086 的指令系统中 许多情况下 一条指令 只能用一个特定的寄存器或寄存器组来完成其功 能 对某些用来完成特定操作的 8086 指令 上述通用寄存器具有一些隐含用法 如表 2 1 所示 表 2 1 通用寄存器的隐含用法 寄存器操作 AX字乘除指令中用作累加器 字 I O 指令中作数据寄存器 AL AH 字节乘除指令 XLAT 查表指令 BCD 码和 ASCII 码运算指令中作累加器 字节 I O 操作时作为数据寄存器 字节乘除指令中 在 LAHF 指令中用作目的寄存器 BXXLAT 查表指令中作基址寄存器 间接寻址时作为地址寄存器和基址寄存器 CX串操作时的循环次数计数器 循环操作时的循环次数计数器 CL循环移位和移位指令中用作移位次数的计数器 DX字乘 除指令中作辅助寄存器 I O 指令间接寻址时作端口地址寄存器 SP堆栈操作中作堆栈指针 SI串操作指令中作源变址寄存器 DI串操作中作目的变址寄存器 2 指令指针寄存器 IP Instruction Pointer 指令指针寄存器 IP 是一个 16 位专用寄存器 它指向当前需要取出的指令字节 当 BIU 从内存中取出一个指令字节后 IP 就自动加 1 指向下一个指令字节 注意 IP 指 向的是指令地址的段内地址偏移量 又称为偏移地址 Offset Address 或有效地址 EA Effective Address 它与 CS 段寄存器内容的左移四位值相加 求得下一条指令 在 1MB 空间中的物理地址 即 CS 16 IP 程序员不能对 IP 进行存取操作 程序中的转移指令 返回指令及中断处理能对 IP 进行操作 3 标志寄存器 FLAGS Flag Register 标志寄存器 FLAGS 用来存放 CPU 算术和逻辑运算的结果特征状态和设置指令操 作控制位 FLAGS 是一个 16 位的寄存器 但 8086 8088 只用了其中的 9 位 其中包括 6 个状态标志位和 3 个控制标志位 如图 2 4 所示 简述如下 OFDFIFTFSFZFAFPFCF 02 4 6789101115 图 2 4 标志寄存器 FLAGS 1 状态位 状态标记位记录了算术和逻辑运算结果的一些特征状态 常用于条件转移指令的判 断条件 故也称条件标志 各位定义如下 CF 进位标志位 Carry Flag 若运算结果的最高位有进位或借位时 CF 1 否则 CF 0 PF 奇偶标志位 Parity Flag 若运算结果中 1 的个数为偶数时 PF 1 否则 PF 0 AF 辅助进位标志位 Auxiliary Carry Flag 运算中第 3 位 半个字节 向第 4 位有进位或借位时 AF 1 否则 AF 0 ZF 零标志位 Zero Flag 若运算结果为零时 ZF 1 否则 ZF 0 SF 符号标志位 Sign Flag 若运算结果的最高位为 1 时 SF 1 否则 SF 0 OF 溢出标志位 Overflow Flag 若运算结果超过带符号数表示范围时 OF 1 否则 OF 0 8 位带符号数范围为 128 127 16 位带符号数范围为 32768 32767 注意 溢出 与 进位 是两种不同的概念 某次运算结果有 溢出 不一定有 进位 反之有 进位 也不一定有 溢出 上述 6 个状态标志由执行部件 EU 设置 反映算术或逻辑运算结果的某些特征 这 些状态标志常用来影响或控制某些后续指令 例如 条件转移指令 循环指令等 的执 行 不同指令对状态标志的影响不一样 有些指令不影响状态标志 另外进位标志 CF 可由指令设置 2 控制位 控制标志位用来使 CPU 对后继的指令操作产生控制作用 各位定义如下 DF 方向标志位 Direction Flag 在进行字符串操作时 每执行一条串操作指令 对源或目的操作数的地址要进行一次调整 对字节操作为加 1 或减 1 对字操作为加 2 或减 2 由 DF 决定地址是递增还是递减 DF 1 为递减 即从高地址向低地址进行 DF 0 为递增 IF 中断允许标志 Interrupt Enable Flag 表示系统是否允许响应外部的可屏蔽中 断 IF 1 表示允许响应 IF 0 表示 CPU 禁止响应可屏蔽中断请求 IF 对不可屏蔽 中断请求及内部中断不起作用 TF 陷阱标志 跟踪标志位 Trap Flag 若设置 TF 1 CPU 进入单步执行指令工 作方式 这种方式便于对程序进行调试和跟踪 即每执行完一条指令后 便自动产生一 次单步中断 从而使程序员能逐条指令地检查和跟踪程序 TF 0 时 CPU 为基本工作 方式 上述 3 个控制标志位用来控制微处理器的某些操作 可以由指令来设置 为了对状态标志进一步了解 现举例如下 例设有 2345H 3219H 试分析对状态标志位的影响 解 SF 由于运算结果最高位为 0 所以 SF 0 ZF 由于运算结果不为 0 所以 ZF 0 AF 由于第 3 位没有向第 4 位进位 AF 0 PF 由于 1 的个数为奇 9 个 1 PF 0 CF 由于最高位没有产生进位 CF 0 OF 由于最高位没有产生进位 Cs 次高位没有向最高位进位 CP 故 OF 0 一般讲 异或结果为 0 表示无溢出 异或结果为 1 表示有溢出 PS CCOF 需要指出 OF 用来表示有符号数溢出 而 CF 则用来表示无符号数溢出 CF 1 溢 出 反之则不溢出 4 段寄存器 Segment Register 在微机系统的内存单元中通常存放着三类信息 即 代码 指令 指示微处理器执行何种操作 数据 字符 数值 程序处理的对象 堆栈信息 被保存的返回地址和中间结果 在 8086 8088 系统中 这三类信息通常分别存放在各自的内存区域中 8086 8088 存储系统中的不同存储段 8086 8088 系统中把可直接寻址的 1M 字节内存空间分为称作 段 的逻辑区域 每个段的物理长度为 64K 字节 而段的起始地址由称为 段寄存器 的 4 个 16 位寄存 器决定 这 4 个段寄存器为 CS 代码段寄存器 Code Segment 指向当前的代码段 指令由此段中取出 SS 堆栈段寄存器 Stack Segment 指向当前的堆栈段 堆栈操作的对象就是该 段中存储单元的内容 DS 数据段寄存器 Data Segment 指向当前的数据段 通常用来存放程序变量 存储器操作数 ES 附加段寄存器 Extra Segment 指向当前的附加段 通常也用来存放数据 8086 8088 利用上述段寄存器的内容 通过适当转换可以访问这 4 个存储段 即代 码段 堆栈段 数据段和附加段 2 22 2 8086 80888086 8088 存储器管理存储器管理 一 存储器组织一 存储器组织 8086 8088 微处理器有 20 根地址线 可寻址 1MB 的 存储空间 地址编号为 00000H FFFFFH 存储空间都 按 8 位进行组织 即每个存储单元存储一个字节数据 若存放 字 数据 16 位 则存放在相邻两个存储单元 中 高字节存放在高地址单元 低字节存放在低地址单 元 这样两个字节单元就构成了一个字单元 字单元的 地址采用它的低地址来表示 图 2 5 中 4 号字单元的内容 为 5678H 表示为 0004H 5678H 双字单元的存放方式与字单元类似 它被存放在相 继的 4 个字节中 低位字存入低地址区 高位字存入高 举例讲 解 0010001101000101 0011001000011001 0101010101011110 78H 56H 34H 12H 1EH 2FH 字节 0000H 0001H 0002H 0003H 0004H 0005H 0006H 0007H 5678H 5679H 567AH 567BH 图2 5 存储单元的地址和内容 地址区 双字单元的地址由其中高低字节的地址指定 因此 4 号双字单元的内容为 0004H 12345678H 如上所述 如果用 X 表示某存储单元的地址 则 X 单元的内容可以表示为 X 假如 X 单元中存放着 Y 而 Y 又是一个地址 则可用 Y X 来表示 Y 单元 的内容 如图 2 5 中 0004H 5678H 而 5678H 2F1EH 则也可以记作 0004H 2F1EH 存储器有这样的特性 它的内容是取之不尽的 也就是说 从某个单元取出其内容 后 该单元仍然保存着原来的内容不变 可以重复取出 只有存入新的信息后 原来保 存的内容就自动丢失了 二 存储器分段二 存储器分段 1 为什么要分段 因为 8086 微处理器内部数据通路和寄存器皆为 16 位 内部 ALU 只能进行 16 位运 算 在程序中也只能使用 16 位地址 寻址范围局限在 216 65536 64K 字节 为了能 寻址 1M 字节地址 所以要引入 分段 概念 2 分段 8086 程序把 1MB 的存储空间看成为一组存储段 各段的功能由具体用途而定 分 别为代码段 堆栈段 数据段和附加段 一个存储段是存储器的一个逻辑单位 其长度 可达 64K 字节 每个段都由连续的存储单元构成 并是存储器中独立的 可分别寻址 的单位 每段第一个字节的位置称为 段起始地址 可由软件指定 对段起始地址的 要求是 必须能被 16 整除 起始地址为 XXXX0H 段寄存器中存放了与段起始地址 有关的 16 位 段基值 Segment Base value 一旦 4 个段寄存器的内容确定后 程序 就可访问 4 个段中的任一存储单元 若程序超过 64K 字节 则必须通过给段寄存器重 新送新值 把超出部分转到新段中 注意 几个段可以相互重叠 也可指向同一个 64K 字节空间 3 物理地址与逻辑地址 在具有地址变换机构的计算机中 有两种存储器地址 一种是允许在程序中编排的 地址 逻辑地址 Logical Address 另一种是信息在存储器中实际存放的地址 物理地址 Physical Address 在 8086 80888 系统中每个存储单元也有两种地址 逻辑地址 程序中使用的存储单元地址称为逻辑地址 其形式为段基址 段内偏移地址 段基 址由段寄存器 CS DS SS ES 提供 而段内偏移地址由 IP 或寻址方式产生的有 效地址提供 例如 指令 MOV BP AL 假定 SS 8000H BP 20H 则该指令操作数的逻辑地址为 8000H 20H 物理地址 在地址总线上提供的访问存储单元的地址码称为物理地址 8086 8088 的物理地址 是由 BIU 部件的地址加法器根据程序中给出的存储单元逻辑地址运算形成 其形成方 法是 将段基址值左移 4 位与偏移地址相加 便得到存储器单元的 20 位物理地址 如 图 2 6 所示 例如 指令 MOV AL BX 假定 DS 5000H BX 100H 则该指令存储器操作数的物理地址为 50100H 16位段地址 0000 015 16位偏移地址 015 20位物理地址 019 图2 6 物理地址的形成 4 存储器的段隐含与段替换 8086 8088 汇编程序中 一般不在指令中给出存储器操作数的段寄存器 而是由不 同性质的操作隐含使用 当然也可以在指令中加上 CS DS SS ES 等段前 缀 以明确指定的段寄存器来替代隐含的段寄存器 这称为存储器操作数存取的段替换 它们的使用规则如表 2 2 所示 表 2 2 段隐含与替换规则 操作类型隐含的段基值可替换的段基值偏移地址 取指令CS无 IP 堆栈操作SS无SP 通用数据读写DSES CS SS有效地址 EA BP 用作基地址寄存器SSES CS DS有效地址 EA 字符串操作 源地址 DSES SS CSSI 字符串操作 目的地址 ES无DI EA Effective Address 有效地址 反映操作数的段内偏移地址 例如 指令 MOV AL ES 12 BX DI ADD CL DS BP 若 DS 8000H ES 4000H BX 100H BP 20H DI 10H 这两条指令的存储器操作数物理地址分别为 4011CH 80020H 2 32 3 8086 80888086 8088 微处理器的引脚功能微处理器的引脚功能 8086 8088 均为 40 条引脚 PIN 双列直插式 DIP 封装 8086 8088 的功能比 8 位 CPU 功能强多了 例如数据宽度从 8 位扩展到 16 位 8086 直接寻址从 64KB 扩展到 1MB 利用某些引脚具有双功能 可构成单 CPU 和多 CPU 系统以及段寄存器 的存储器分段等技术 但其引脚却和多数 8 位 CPU Z 80 8080A 一样 仍为 40 条 为解决功能强与引脚矛盾 在 8086 8088 CPU 内部设置了若干个多路开关 使某些引脚 具有多种功能 这些多功能引脚功能的转换分两种情况 一种是分时复用 在总线周期 的不同时钟周期内其功能不同 另一种是按工作模式来定义引脚的功能 同一引脚在单 CPU 最小模式 和多 CPU 最大模式 下 加接不同的信号 8086 8088 CPU 引脚分 配如图 2 7 所示 下面先就 8088 引脚功能加以说明 再从两者差别角度说明 8086 引脚 功能 图 2 7 8086 8088 引脚分配图 一 一 80888088 CPUCPU 引脚功能引脚功能 最小模式下的各引脚功能如下 1 GND 地线 Vcc 电源引线 8088 采用单一的 5V 电源供电 2 AD7 AD0 Address Data Bus 地址 数据总线 复用引脚 双向 三态 8088 的数据线和地址线是复用的 分时传送地址信号和数据信号 作为复用引脚 在 每个总线周期的 T1 状态用作地址总线低 8 位 A7 A0 输出访问存储器或 I O 口地址 然 后内部的多路开关将它们转换为数据总线 D7 D0 用来传送数据 直到总线周期结束 在 DMA 方式时 这些引脚成浮空状态 即某一时刻总线上出现的是地址信号 另一时 刻 总线上出现的是数据信号 3 A15 A8 Address 地址线 输出 三态 这些地址在整个总线周期内保 持有效 向 I O 端口或存储器提供地址的第 8 15 位地址信息 在 DMA 方式时 这些 引脚成浮空状态 4 A19 S6 A16 S3 Address Status 地址 状态线 输出 三态 这是 4 根分 时复用多功能引脚 担负着又重任务 在每个总线周期 T1状态用作地址总线高 4 位 但对 I O 口访问时 这些线为低电平 因为 I O 口只有 16 位地址 在总线周期 T2 T4 期间 输出状态信息 S6 总是低电平 表示当前 8088 与总线相连 S5 是可屏蔽中断 允许标志 如为高电平 表示允许中断请求 如为低电平 表示禁止中断请求 S4 S3 表示当前访问存储器所用段寄存器 用来提供段地址 S4 和 S3 编码与段寄存 器对应关系如表 2 3 所示 在 DMA 方式时 这些引脚成浮空状态 表 2 3 S4 S3 编码表示段寄存器 S4S3性能对应段寄存器 PPT 图 形演示 从系统 的角度 讲解结 构 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND Vcc AD15 A16 S3 A17 S4 A18 S5 A19 S6 BHE S7 MN MX RD HOLD RQ GT0 HLDA RQ GT1 WR LOCK M IO S2 DT R S1 DEN S0 ALE QS0 INTA QS1 TEST READY RESET 8086 CPU GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8088 CPU Vcc A15 A16 S3 A17 S4 A18 S5 A19 S6 SS0 MN MX RD HOLD RQ GT0 HLDA RQ GT1 WR LOCK IO M S2 DT R S1 DEN S0 ALE QS0 INTA QS1 TEST READY RESET LL数据交替ES LH堆栈操作SS HL代码CS HH数据DS 5 SS0 状态信号 输出 三态 该引脚在多 CPU 系统下 保持高电平 在单 CPU 系统下等同于多 CPU 系统中的的作用 SS0 与 组合以确定0SMIO RDT 8088 芯片当前总线周期的读 写动作 与 SS0 的编码如表 2 4 所示 MIO RDT 表 2 4 单 CPU 系统总线周期状态 MIO RDT SS0操作 HLL中断响应 HLH读 I O 口 HHL写 I O 口 HHH暂停 LLL取指令 LLH读存储器 LHL写存储器 LHH无效 6 NMI Non Maskable Interrupter 非屏蔽中断请求 输入 上升沿有效 用于 向 CPU 发出非屏蔽中断请求信号 只要该引脚上出现一个从低到高的电脉冲就能使 CPU 现行指令结束 立刻响应非屏蔽中断请求 该中断请求不受中断允许标志 IF 的影 响 7 INTR Interrupt Request 可屏蔽中断请求 输入 高电平有效 用于向 CPU 发出可屏蔽中断请求信号 CPU 在每条指令最后一个时钟周期采样该引脚信号 若为高电平 并且中断允许标志 IF 1 则 CPU 在完成当前指令后 响应可屏蔽中断请 求 否则继续执行下条指令 8 Read 读信号 输出 三态 低电平有效 当输出低电平时 表示RD CPU 在读存储器或 I O 口的数据 DMA 方式时 它处于浮空状态 9 CLK Clock 时钟信号 输入 高电平有效 CLK 为 CPU 和总线控制逻 辑提供基准时钟 8088 的时钟频率是 5MHz 10MHz 10 RESET Reset 复位信号 输入 高电平有效 RESET 信号有效后 CPU 立即停止当前操作 进行处理器初始化 并使系统重新启动 CPU 内部的复位操 作 使指令队列置空 CS 置为 FFFFH 其余寄存器全部清零 为保证对 CPU 可靠初 始化 RESET 信号高电平信号至少保持 4 个时钟周期 11 READY 准备好信号 输入 高电平有效 READY 是由所访问的存储器 或外设发出的响应信号 有效时 表示内存或 I O 设备准备就绪 可进行数据传输 无 效时 表示内存或 I O 设备数据未准备好 CPU 自动插入等待时钟周期 直到 READY 信号有效后 才脱离等待状态 进行数据的传输 12 测试信号 输入 低电平有效 该信号与指令 WAIT 结合使用 执TEST 行 WAIT 指令时 每隔 5 个时钟周期 CPU 就对信号进行采样 若为低电TESTTEST 平 有效 则 CPU 结束等待状态 继续执行下一条指令 否则继续保持等待状态 13 Minimum Maximum Mode control 单 CPU 多 CPU 方式控制 MXMN 输入 这根引脚的电平 决定了系统是构成单处理器 最小模式 还是多处理器 最大 模式 系统 当 1 时 按单处理器 最小模式 8088 工作 这时 8088 的MXMN 24 31 引脚功能如上面所述 若 0 系统按多处理器 最大模式 方式工作 MXMN 8088 的 24 31 引脚定义如图 2 7 括号内所示 以上介绍的引脚信号在最小模式和最大模式下都有相同的定义 由于 IBM XT 具有 协处理器 8087 硬件扩展功能强 所以通常设计 8088 工作于多 CPU 最大模式 系统 方式 下面主要介绍最大模式下 24 31 引脚功能 1 总线周期状态标志 输出 三态 低电平有效 这三条引脚2S1S0S 状态信号的不同组合 表示总线周期的操作类型 这些信号送入 8288 总线控制器对应 输入端 8288 利用这些信号的不同组合 产生访问存储器或 I O 的控制信号或中断响 应信号 这些信号在每个总线周期 T1有效 而在 T3或 TW 等待周期 期间 且 READY 为高电平时 则返回无效状态 表示总线周期结束 和的编码和总2S1S0S 线周期关系如表 2 5 所示 在 DMA 方式下 处于高阻状态 2S1S0S 2 请求 允许控制信号 双向 三态 低电平有效 这两0 GTRQ1 GTRQ 个引脚是供外部主控设备用来请求获得总线控制权而使用的 首先由外部主控设备向 8088 输入请求使用总线的信号 保持信号 HOLD 然后在同一条线上 8088 输出允许 外部主控设备使用总